《微機基本原理和嵌入式系統(tǒng)》存儲器基本原理和擴展-

第5章存儲器原理與擴展page西安郵電學院計算機學院6/19/20211第五章存儲器原理與擴展概述隨機存儲器只讀存儲器Flash存儲器存儲器與CPU連接存儲器擴展page西安郵電學院計算機學院6/19/202125.1概述存儲器是計算機系統(tǒng)的主要組成部件，用來存放程序和數(shù)據(jù)信息，是計算機記憶設備。存儲器主要采用磁性材料、半導體器件和光

學存儲材料等介質(zhì)來實現(xiàn)。根據(jù)存儲器的存

儲材料、性能和用途不同，存儲器可有多種

不同的分類方法。page西安郵電學院計算機學院6/19/20213根據(jù)存儲介質(zhì)可分為：半導體存儲器：用半導體器件組成的存儲器。磁介質(zhì)存儲器：用磁性材料做成的存儲器。

光介質(zhì)存儲器：用光存儲材料做成的存儲器。根據(jù)存取方式可分為：隨機存儲器：保存在存儲介質(zhì)上的信息，可以隨機存取，與物理位置無關。順序存儲器：只能按某種順序來存取，存取時間與信息的物理位置有關。page西安郵電學院計算機學院6/19/20214根據(jù)存儲器的讀寫功能可分為：只讀存儲器（ROM）：存放的內(nèi)容已固定，只能讀出不能寫入的半導體存儲器。隨機讀寫存儲器（RAM）：既可讀出又可寫入的半導體存儲器。根據(jù)信息的可保存性可分為：易失性存儲器：斷電后保存的信息即可消失的存儲器。非易失性存儲器：斷電后保存的信息不丟失的存儲器。page西安郵電學院計算機學院6/19/20215page

66/19/2021（5）根據(jù)處理器所訪問的方式可分為：內(nèi)存儲器：存放CPU要執(zhí)行的程序和數(shù)據(jù)，CPU可對其直接訪問。高速緩沖存儲器：提高CPU訪問內(nèi)存的速度，CPU可對其直接訪問。外存儲器：保存計算機系統(tǒng)的信息和數(shù)據(jù)，CPU不能直接訪問。圖5.1

計算機西安系郵電統(tǒng)學的院

三計算級機學存院儲結構圖5.1.1

半導體存儲器的分類page6/19/2021西安郵電學院計算機學院7半導體存儲器主要采用MOS型工藝制造，MOS型存儲器具有集成度高、功耗低、價格便宜等特點，適合用作計算機內(nèi)存等。半導體存儲器根據(jù)保存信

息的原理不同可分為：隨機讀寫存儲器RAM只讀存儲器ROM閃速存儲器Flash

Memory圖5.2

半導體存儲器的分類page6/19/2021西安郵電學院計算機學院85.1.2

半導體存儲器的名詞含義page6/19/2021西安郵電學院計算機學院9半導體存儲器中最小的存儲單位是存儲元，它可存儲一個二進制信息代碼。由若干個存儲元組成一個存儲單元，由許多存儲單元組成一個存儲器。存儲單元是存儲器的最小訪問單位，即對存儲器的讀寫訪問是針對其中的任一個存儲單元進行。存儲器中的一個存儲單元上含有的存儲元個數(shù)稱為存儲器字長，若一個存儲單元上有8個存儲元，則稱為1個字節(jié)。一個存儲器包含許多個存儲單元，每個存儲單元都有一個編號，即存儲單元的地址，一般用十六進制表示。有關存儲器的名詞含義如圖5.3所示。圖5.3page6/19/2021西安郵電學院計算機學院10存儲器的名詞含義示意圖5.1.3半導體存儲器的主要性能指標page6/19/2021西安郵電學院計算機學院11存儲容量存儲器所能記憶二進制信息的多少，或存儲器所包含存儲元的總數(shù)稱為存儲容量。存取速度存儲器的存取速度是用存取時間來衡量的，存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。存儲器功耗存儲器功耗是指它在正常工作時所消耗的電功率?？煽啃院凸ぷ鲏勖煽啃砸话阒复鎯ζ鲗ν饨珉姶艌黾皽囟鹊茸兓目垢蓴_能力。存儲器的可靠性用平均無故障間隔時間MTBF來衡量。集成度指在一塊芯片上能夠集成的晶體管數(shù)目。性能/價格比5.2隨機讀寫存儲器page6/19/2021西安郵電學院計算機學院12隨著大規(guī)模集成電路技術的發(fā)展，半導體存儲器集成度不斷提高，存取速度加快，成本下降，體積縮小，容量增大。目前，計算機中的主存都是采用半導體存儲器RAM。根據(jù)存儲信息的原理不同，半導體存儲器RAM可分為：靜態(tài)存儲器

SRAM動態(tài)存儲器

DRAM5.2.1

靜態(tài)存儲器page6/19/2021西安郵電學院計算機學院131.

SRAM基本存儲元基本存儲元是組成存儲器的基礎和核心，它用來存儲一位二進制信息“0”或“1”。圖5.4所示是用六個MOS管構成的SRAM基本存儲元的電路結構示意圖。該存儲元是由兩個MOS反相器交叉耦合而成的觸發(fā)器，一個存儲元存儲一位二進制代碼。這種電路結構狀態(tài)穩(wěn)定，并且A，B兩點的電位總是互為相反的，因此它能表示一位二進制的“0”或“1”。下面我們詳細分析說明該存儲元的工作原理和讀寫操作過程。page

146/19/2021圖5.4六個M西OS安管郵電的學基院本計存算儲機元學院電路結構示意圖圖中虛線內(nèi)表示靜態(tài)SRAM的一個存儲元電路由6個MOS管構成。T1和T2為工作管，T3和T4為負載管，T5和T6為開關管。X地址譯碼線和Y地址譯碼線兩個信號線同時有效時，該存儲元被選中進行讀/寫。T7和T8為開關管，控制數(shù)據(jù)位的導通（讀/寫）。在上電瞬間，T3和T4管導通，使得A和B兩點電壓上升。由于A和B兩點電壓上升快慢不同，當A點電壓上升較快時，T2管較早導通，使得B點處于低電平，導致T1管截止，A點處于高電平，使得T2管更加導通，從而形成一個

A點高電平、B點低電平的穩(wěn)定工作狀態(tài)；反之依然。這種電路有兩個穩(wěn)定狀態(tài)，并且，A和B兩點電平總是互為相反的。所以，可用A點電平的高或低來表示“1”或“0”信息，即存放一個穩(wěn)定的二進制信息值。當進行讀/寫操作時，X地址譯碼線和Y地址譯碼線兩個信號線同時有效，導致T5、T6、T7、T8開關管全部導通，A和B兩點通過分別連接的位線D和/D，從而使兩點的存放信息被分別讀出到I/O和/I/O線上（或反過來寫入），實現(xiàn)該存儲元的信息值讀/寫操作。讀出信息后，原存放信息不會被改變。靜態(tài)RAM的基本存儲元電路中MOS管數(shù)目比較多，故集成度較低。此外，T1和T2管始終有一個處于導通狀態(tài)，使得靜態(tài)RAM的功耗比較大。但是靜態(tài)RAM存放的信息穩(wěn)定，不需要刷新電路，所以存儲器外圍電路比較簡單。page6/19/2021西安郵電學院計算機學院152.

SRAM的組成結構在了解基本存儲元電路的基礎上，下面分析靜態(tài)RAM的結構。靜態(tài)RAM由地址譯碼器、存儲矩陣、雙向數(shù)據(jù)緩沖器、存儲器讀/寫控制邏輯等組成，圖5.5所示為其基本組成結構示意圖。page6/19/2021西安郵電學院計算機學院16存儲矩陣page6/19/2021西安郵電學院計算機學院17存儲矩陣是存儲器中存儲信息的載體，由大量的基本存儲元構成，每個存儲元可以存放一位二進制信息。存儲器讀/寫控制邏輯存儲器讀/寫控制邏輯通過CPU發(fā)來的存儲器訪問控制信號，來控制存儲器進行相應的操作。雙向數(shù)據(jù)緩沖器雙向數(shù)據(jù)緩沖器是存儲器的數(shù)據(jù)輸入和輸出通道，數(shù)據(jù)的輸出或輸入取決于對存儲器的讀或?qū)懖僮?。地址譯碼器地址譯碼器的輸入An-1~A0是n根地址線信號。地址線經(jīng)譯碼器后，輸出用于選擇存儲矩陣中的存儲單元。n值的大小決定了存儲單元的數(shù)量，例如：n=13，則存儲矩陣中的存儲單元數(shù)目為213=8K。地址譯碼器主要有兩種實現(xiàn)方式：單譯碼方式，雙譯碼方式。186/19/202圖1圖5.6單譯碼的電路連接示意西圖安郵電學院計圖算機5學.院7雙譯碼的電路連接結構示p意ag圖e單譯碼方式：單譯碼只用一個譯碼器，適合于存儲單元數(shù)目較少的存儲矩陣使用雙譯碼方式：雙譯碼需要使用兩個譯碼器，即將輸入地址線分成X地址和Y地址兩部分分別進行譯碼。采用雙譯碼可以大量節(jié)省譯碼器的輸出線，因而適合于存儲單元數(shù)目很多的存儲矩陣使用。196/19/20213.

靜態(tài)RAM的讀寫時序靜態(tài)RAM通?？膳cCPU直接連接，作為內(nèi)存使用。圖5.8

SRAM的讀操作時序圖西安郵電學院計算機學圖院5.9

SRAM的寫操作時序圖

page4.

靜態(tài)RAM芯片介紹常用的6264芯片是高速SRAM芯片，它采用雙列直插式（DIP）封裝，共有28個引腳，各引腳功能說明如下：A12~A0：13根地址線；D7

~

D0

：8根數(shù)據(jù)線；CS1，/CS2：2根片選線；/WE：1根讀寫線；/OE：1根輸出使能線；Vcc和Gnd：電源和地線；page6/19/2021西安郵電學院計算機學院20表5.1

6264芯片的工作方式選擇。工作方式CS2/CS1/OE/WED7

~

D0讀1001輸出寫10x0輸入未選通x1xx高阻未選通0xxx高阻注：“x”表示可以是“0”或“1”圖5.11

6264芯片的邏輯電路示意圖page6/19/2021西安郵電學院計算機學院215.2.2

動態(tài)存儲器page6/19/2021西安郵電學院計算機學院221.

四管動態(tài)存儲元上面介紹了靜態(tài)RAM的一個基本存儲元是由6個MOS管構成的。在計算機系統(tǒng)中，一般都希望存儲器容量越大越好。因此，在相同的面積上放置更多的存儲元，能夠提高存儲器的集成度。下面介紹四個MOS管和單個

MOS管構成的DRAM基本存儲元電路。四管DRAM基本存儲元是在六管SRAM基本存儲元電路基礎上，經(jīng)過電路優(yōu)化而成的。下面主要分析說明該存儲元的工作原理、讀寫操作和定時刷新操作過程。page

236/19/2021圖5.12四西管安郵動電學態(tài)院RA計M算基機學本院存儲元西安郵電學院計算機學院page

246/19/2021DRAM的刷新是在位線上增加一個預充MOS管來自動刷新所存儲的信息值。刷新過程如下：、預充MOS管導通，電源ED給數(shù)據(jù)線上的電容CD進行充電后，預充管截止。、行選擇線有效，讓T5和T6兩個開關管導通，然后，數(shù)據(jù)線上的電容CD給柵極電容C1或C2補充電荷。、行選擇線無效，刷新結束。通過上述刷新步驟可以看出，每次只是行選擇線有效，而列選擇線無效。所以，存儲器刷新采用讀操作方式進行，每次可刷新所選擇行上的所有存儲元的內(nèi)容。西安郵電學院計算機學院page

256/19/20212.

單管動態(tài)存儲元圖5.13單管動態(tài)RAM基本存儲元為了更進一步縮小存儲器的體積，提高單片存儲器的集成度，DRAM一般采用單管動態(tài)基本存儲元

電路來實現(xiàn)。單管動態(tài)RAM基本存儲元電路由一個電容和一個MOS管構成。名稱優(yōu)

點缺

點四管存儲元電路外圍電路比較簡單，刷新時不需要另加

外部邏輯管子多，占用的芯片面積大單管存儲元電路元件數(shù)量少，集成度高需要有高鑒別能力的

讀出放大器配合工作，外圍電路比較復雜page6/19/2021西安郵電學院計算機學院26單管存儲元電路和四管存儲元電路對比3.

動態(tài)RAM芯片介紹2164是動態(tài)存儲器DRAM芯片，它采用雙列直插式封裝，共有16個引腳，工作電源+5V，各引腳功能說明如下：A7~A0：8根地址線；

Din，Dout：輸入和輸出數(shù)據(jù)線；/RAS：1根行地址選擇線；/CAS：1根列地址選擇線；/WE：1根寫信號線；

VDD，Vss：電源和地線；

NC：無用線。圖5.142164芯片的引腳分配圖page6/19/2021西安郵電學院計算機學院27page

286/19/20214.

DRAM與CPU的連接DRAM集成度很高，但需硬件刷新電路支持工作。圖5.16為DRAM與CPU的連接邏輯框圖。圖中的虛線框內(nèi)稱之為DRAM控制器。它是CPU與DRAM中間的接口電路，即將CPU的信號變換成適合DRAM的連接信號。CPU借助這個DRAM控制器，可把DRAM看做像SRAM一樣去使用。圖5.16

DRAM西與安C郵P電U的學院連接計邏算機輯學框院圖5.動態(tài)RAM的讀寫時序圖5.17

DRAM的讀操作時序圖page6/19/2021西安郵電學院計算機學院29圖5.17

DRAM的讀操作時序圖5.3只讀存儲器page6/19/2021西安郵電學院計算機學院30ROM的分類只讀存儲器簡稱ROM，它只能讀出，不能寫入。它的最大優(yōu)點是具有不易失性。根據(jù)編程方式不同，ROM通常分為三類：掩模式ROM：又稱mask

ROM一次編程ROM：又稱PROM多次編程ROM：又稱EPROM,EEPROM5.3.1

掩膜式ROMpage6/19/2021西安郵電學院計算機學院31Mask

ROM是生產(chǎn)廠家按用戶定制的要求，

在芯片的生產(chǎn)過程中寫入固定信息值，因而使用時只可讀出，不能修改。Mask

ROM的優(yōu)點是可靠性高，集成度高，批量生產(chǎn)成本低，適宜于大批量的定型專用產(chǎn)品。缺點是不可重寫，不適用于需要多次修改的研究

開發(fā)過程。5.3.2

一次編程式ROMpage6/19/2021西安郵電學院計算機學院32一次編程式只讀存儲器PROM出廠時所有存儲單元內(nèi)容全為“1”或“0”，用戶可用專用的

PROM編程器將信息寫入。這種寫入是破壞性的，也就是說只能進行一次編程，無法進行更改。根據(jù)編程原理PROM可分為兩種結構類型：一種是熔絲燒斷型一種是PN結擊穿型由于PROM可靠性差，加上只能一次性編程，所以產(chǎn)品已經(jīng)淘汰。5.3.3

多次編程式ROMpage6/19/2021西安郵電學院計算機學院33PROM雖然可供用戶進行一次編程，但仍有局限性。為了便于研究工作，實驗各種ROM程序方案，可擦除、可多次編程式ROM在實際中得到了廣泛應用。這種存儲器利用專用的編程器進行信息擦除和信息再寫入，寫入信息后的芯片便可作為只讀存儲器來使用。目前，根據(jù)擦除芯片內(nèi)信息的方式不同，可擦除、可多次編程式

ROM分為兩種類型：紫外線擦除方式、可多次編程式，即EPROM電擦除方式、可多次編程式，即EEPROM341.

EPROM存儲器圖5.19為一個P溝道實現(xiàn)的EPROM的基本存儲元物理構造示意圖。它是在N型基體片上生長了兩個高濃度的P型區(qū)，通過歐姆接觸，分別引出源極(S)和漏極(D)。在S極和D極之間，有一個多晶硅做的柵極，它的周圍被二氧化硅絕緣物所包圍，柵極是浮空的。這樣的管子制造好時，多晶硅柵極上沒有電荷，所以D極和S極之間是不導通的。6/19/202圖1

5.19

EPROM的基本存儲元物理構造西示安意郵電圖學院圖計5算.2機0學E院PROM基本存儲元電路結構示意圖page西安郵電學院計算機學院page

356/19/2021由這種EPROM做成的存儲器芯片，在封裝上與一般集成電路不同，其頂部中間部分有一個石英玻璃窗口，用于對存儲器的擦除操作。當用紫外線近距離直射窗口大約20分鐘時，電路中的浮空多晶硅柵極上的積聚電子全部形成光電流泄漏掉，D極和S極之間不再導通，即讀出值為“1”，恢復到初始狀態(tài)。存放用戶信息的EPROM存儲器為了防止因光線長期照射而引起的信息破壞，需用遮光膠紙貼于石英窗口上。一個EPROM的封裝外形如圖5.21(a)所示。圖5.21

Intel

2764芯片的封裝外形圖2.

EEPROM存儲器介紹page6/19/2021西安郵電學院計算機學院36EEPROM是一種采用金屬氮氧化硅工藝生

產(chǎn)的可電擦除，可再編程的只讀存儲器，具有在線（或稱在系統(tǒng)，即不用從電路板上拔出來）對單個存儲單元電擦除和再編程的能力。擦除

時只需加高電壓對指定單元產(chǎn)生電流，形成“電子隧道”，即可將該單元信息擦除，其他未通電流的單元內(nèi)容保持不變。5.4

Flash存儲器page6/19/2021西安郵電學院計算機學院37閃速存儲器又稱Flash存儲器，它是一種非易失性存儲器（Non-Volatile

Memory，NVM），是在

EPROM與EEPROM基礎上發(fā)展起來的。Flash存儲器集其它類非易失性存儲器的特點于一身。與

EPROM相比較，閃速存儲器具有明顯的優(yōu)勢——在系統(tǒng)中可電擦除和可重復編程，而不需要特殊的高電壓；與EEPROM相比較，閃速存儲器具有編程速度快，成本低、密度大的特點。Flash存儲器以其集成度高、制造成本低、使用方便等諸多優(yōu)點廣泛地應用于辦公設備、通信設備、醫(yī)療設備、家用電器等領域。5.4.1

Flash存儲器類型及特點page6/19/2021西安郵電學院計算機學院381.

Flash存儲器的類型Flash存儲器有多種實現(xiàn)技術，目前主要有兩種技術類型：NOR型Flash存儲器

NAND型Flash存儲器2.

基本工作原理page6/19/2021西安郵電學院計算機學院39兩種類型的Flash存儲器都是用三端器件

作為存儲單元，分別為源極、漏極和柵極。它們與場效應管的工作原理相同，主要是利用電場效應來控制源極與漏極之間的通與斷。不同點是，場效應管為單柵極結構，而Flash為雙

柵極結構，即在柵極與硅襯底之間增加了一個浮置柵極。浮置柵極是由氮化物夾在兩層二氧化硅材料之間構成，圖5.22所示為Flash存儲器的基本存儲元物理構造示意圖西安郵電學院計算機學院page

406/19/2021圖5.22

Flash存儲器的存儲元物理構造示意圖與場效應管一樣，F(xiàn)lash存儲器也是一種電壓控制型器件。NAND型Flash存儲器內(nèi)容的擦除和寫入均是基于隧道效應。圖5.22中，電流穿過N型基體與浮置柵極之間的SiO2絕緣層，對浮置柵極進行充電，則完成數(shù)據(jù)寫操作。相反，浮置柵極進行放電，則實現(xiàn)數(shù)據(jù)擦除操作。同理，NOR型Flash存儲器數(shù)據(jù)的擦除也是通過浮置柵極的放電操作實現(xiàn)。但NOR型Flash存儲器在寫入數(shù)據(jù)時則是采用熱電子注入方式，即電流從浮置柵極到源極。3.NOR型Flash存儲器的特點以Intel和AMD為代表的NOR型Flash存儲器是最

出現(xiàn)的一類，具有以下特點：程序和數(shù)據(jù)可存放在一塊芯片上，擁有獨立的數(shù)據(jù)總線和地址總線，能快速隨機讀取，允許系統(tǒng)直接從Flash中讀取代碼執(zhí)行?？梢詥巫止?jié)或單字編程，但不能單字節(jié)擦除，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，NOR技術的Flash存儲器的擦除和編程速度較慢。4.NAND型Flash存儲器的特點以三星和東芝為代表的NAND型Flash存儲器，有以下特點：以頁為單位進行讀和編程操作，以塊為單位進行擦除操作，具有快編程和快擦除功能，塊擦除時間是2ms，而NOR技術的塊擦除時間達幾百ms。數(shù)據(jù)、地址采用同一總線，實現(xiàn)串行讀取。隨機讀取速度相對比較慢，且不能按字節(jié)隨機編程。適合于純數(shù)據(jù)和文件存儲。芯片尺寸小，引腳少，是位成本（bitcost）最低的固態(tài)存儲器。芯片包含有失效塊，失效塊不會影響有效塊的性能，但需要屏蔽。page6/19/2021西安郵電學院計算機學院415.4.2

Flash芯片介紹SST39VF160芯片SST39VF160是SST公司的CMOS多功能Flash存儲器，由

SST特有的高性能SuperFlash技術制造而成。具有固定的擦除和編程時間，存儲容量為1M×16位，工作電壓為2.7V～3.6V，擦除/編程壽命10萬次。該芯片屬于NOR型Flash存儲器，具有SRAM接口，采用48腳TSOP封裝。FlashK9F2808U0C芯片K9F2808U0C是三星公司生產(chǎn)的NAND型Flash存儲器，存儲容量為16M×8位，工作電壓為2.7V～3.6V。528字節(jié)的頁編程時間為200us，16K字節(jié)的塊擦除時間為2ms，頁面的數(shù)據(jù)以每字50ns的速度被讀出。數(shù)據(jù)輸入/輸出、地址輸入和操作指令輸入均是通過共用的8位I/O總線完成，所以NAND型Flash存儲器的操作比較復雜。芯片內(nèi)

寫控制自動實現(xiàn)所有編程和擦除功能，擦除/編程壽命

10萬次。page6/19/2021西安郵電學院計算機學院425.5存儲器與CPU連接page6/19/2021西安郵電學院計算機學院43在微機系統(tǒng)中，CPU對存儲器讀/寫操作，是通過CPU總線讀/寫周期完成的。CPU總線包括：地址總線，數(shù)據(jù)總線，控制總線，又稱三總線。CPU總線的讀/寫操作，首先由地址總線給出地址信號，然后發(fā)出讀/寫控制信號，最后在數(shù)據(jù)總線上進行數(shù)據(jù)的讀/寫操作。所以，存儲器必須正確的連接到CPU總線上，才能進行讀/寫訪問。5.5.1

連接時應注意的問題page6/19/2021西安郵電學院計算機學院44存儲器在與CPU總線連接時，應注意下述幾點問題:CPU總線的帶負載能力CPU在設計時，一般輸出線的帶負載能力是有限的。采用MOS管的半導體存儲器，直流負載很小，主要是電容負載。所以，在簡單系統(tǒng)中，CPU可直接與存儲器相連，而在復雜系統(tǒng)中，CPU需要通過驅(qū)動器來增強輸出帶負載的能力。CPU與存儲器之間的時序配合CPU對存儲器讀寫訪問都有固定的時序要求。具體地說，當CPU讀操作時，從CPU發(fā)出地址和讀命令后，存儲器必須在限定時間內(nèi)輸出有效數(shù)據(jù)；而當CPU寫操作時，存儲器必須在寫脈沖規(guī)定的時間內(nèi)將數(shù)據(jù)寫入指定存儲單元上。否則，就無法保證準確地傳送數(shù)據(jù)。所以，需要選擇能夠滿足CPU讀/寫時序要求的存儲器芯片來使用。3.

CPU與DRAM的連接確連接各種類型的存儲器到指定的地址空間是必要的。page6/19/2021西安郵電學院計算機學院45當采用SRAM芯片做系統(tǒng)存儲器時，可以直接與CPU總線連接；而采用DRAM芯片時，因為DRAM存儲器需要定時刷新，所以，一

般需要通過DRAM控制器連接到CPU總線上。此外，由于不同類型的存儲器其控制信號不完全相同。不同型號CPU的讀/寫控制信號也不一樣。在進行存儲器連接時，要注意這些信號連接的正確性。存儲器的組織方式在各種微機系統(tǒng)中，數(shù)據(jù)總線可能是8位、16位或32位等，存儲容量可能需要64K、640K或4M等。因此，就可能需要使用多片存儲器進行組織，構成微機系統(tǒng)所需的存儲容量。例：用8片16K×8位RAM構成64K×16位存儲器。地址空間劃分及存儲器連接微機系統(tǒng)的地址空間上，包含有ROM區(qū)、RAM區(qū)等。ROM區(qū)用來存放基本程序（如：BIOS），RAM區(qū)用來存放工作程序和數(shù)據(jù)。而RAM區(qū)又分為系統(tǒng)區(qū)和用戶區(qū)。所以合理劃分內(nèi)存地址空間，正age

466/19/25.5.2

地址空間劃分及存儲器連接1.地址空間的劃分CPU在設計時，地址空間劃分和地址編碼，是靠地址線來實現(xiàn)。在微機系統(tǒng)中，CPU型號不同，其地址總線數(shù)目不同，可尋址的空間大小也不一樣。表5.5各型號CPU可尋址的空間表CPU型號數(shù)據(jù)總線地址總線尋址空間Intel

80888位20位1

MBIntel

8028616位24位16

MBIntel

8038632位32位4

GBIntel

8058664位36位64

GBARM7TDMI32位32位4

GB021

ARM9TDMI32位西安郵電學院計算機3學2院位4

GB

ppage

476/19/2021圖5.25

LP西C安2郵20電0學芯院片計的算機地學址院空間分配圖LPC2200芯片的CPU采用ARM7TDMI核，共有32條地址線，可尋址的地址空間為0x0000_0000～0xFFFF_FFFF，共4GB。系統(tǒng)的地址空間主要劃分為：片內(nèi)存儲區(qū)、片外儲存區(qū)和外設地址區(qū)。片內(nèi)和片外又可分為ROM區(qū)和RAM區(qū)。2.

存儲器的連接page6/19/2021西安郵電學院計算機學院48對于一個指定的存儲器地址空間，如何將選定的存儲器芯片連接到該地址空間上去，通常是采用片選信號線，同時附加不同數(shù)目的地址線配合來完成。片選信號線用于選通指定的存儲器地址空間范圍，而地址線是用于對指定存儲器地址空間內(nèi)部的存儲單元尋址。產(chǎn)生片選信號的方法一般是:線選法譯碼法（1）線選法線選法就是用CPU的低位地址線對存儲器模塊

內(nèi)的存儲單元進行尋址，所需地址線數(shù)目就是存儲器模塊的地址線數(shù)目，而高位地址線（或經(jīng)過反相器后）直接用做片選信號，可分別連接到各存儲器模塊的片

選端。用線選法構成的存儲器系統(tǒng)，優(yōu)點是不需增加邏輯電路，線路簡單；缺點是各模塊間的地址不連續(xù)，存儲單元的地址不唯一，即存在地址重疊。重疊的空

間不準使用，因而會造成系統(tǒng)存儲空間的浪費。線選

法適合于地址空間劃分簡單的微機系統(tǒng)。page6/19/2021西安郵電學院計算機學院49（2）譯碼法譯碼法就是用CPU的低位地址線對存儲器模塊

內(nèi)的存儲單元進行尋址，所需地址線數(shù)目就是存儲器模塊的地址線數(shù)目，而高位地址線經(jīng)過譯碼器譯碼后，輸出用做各模塊的片選信號。譯碼法可以分為全譯碼

和部分譯碼兩種。全譯碼就是把高位地址線全部進行譯碼后，輸出做片選信號的方法。采用全譯碼時各模塊的地址范圍是唯一的，沒有地址重疊，地址空間可以得到充分利用。部分譯碼就是用高位地址線其中的一部分進行譯碼后，輸出做片選信號的方法。采用部分譯碼時，會產(chǎn)生地址碼重疊的存儲區(qū)域。與全譯碼法比較，部分譯碼法電路比較簡單。page6/19/2021西安郵電學院計算機學院503.

譯碼器芯片介紹page6/19/2021西安郵電學院計算機學院51常用的譯碼器有74LS138、74LS139、74LS154等。74LS138是一種3—8譯碼器芯片，74LS139是一種雙2—4譯碼器芯片，74LS154是一種4—16譯碼器芯片，各譯碼器用法基本類似。在此簡單介紹74LS138芯片。74LS138是一種3—8譯碼器、共有16個引

腳，3個芯片控制使能輸入端，3個譯碼輸入端，以及8個譯碼輸出端。譯碼操作時，某一時刻只有一個輸出端輸出低電平，其余都是高電平。

74LS138的引腳分配及其譯碼邏輯電路如下圖

所示。圖5.26

74LS138引腳分配圖page6/19/2021西安郵電學院計算機學院52圖5.27

74LS138譯碼邏輯電路圖由圖可看到，譯碼器74LS138的工作條件是同時滿足：G1=1、/G2A=0、/G2B=0。譯碼輸入為C、B、A三個信號，

譯碼輸出有八種狀態(tài)，輸出是低電平有效。當不滿足編譯條件時，輸出全為高電平，相當于譯碼器未工作。西安郵電學院計算536/1G1C

B

A譯碼輸出：1000

0

00

1

1

1

1

1

1

11000

0

11

0

1

1

1

1

1

11000

1

01

1

0

1

1

1

1

11000

1

11

1

1

0

1

1

1

11001

0

01

1

1

1

0

1

1

11001

0

11

1

1

1

1

0

1

11001

1

01

1

1

1

1

1

0

11001

1

11

1

1

1

1

1

1

00xxx

x

x1

1

1

1

1

1

1

1x1xx

x

x1

1

1

1

1

1

1

1x9/2021x1x

x

x1

1

1

1

1

1

1

1機學院

page表5.6

74LS138譯碼器真值表西安郵電學院計算機學院page

546/19/20214.

應用示例示例1：IBM-PC/XT機是

期一款最流行的微機系統(tǒng)，采用intel8088做CPU，共有20條地址線可尋址的地址空間為00000H～FFFFFH，共1MB。系統(tǒng)地址劃分是將低640

KB空間用做主存儲器區(qū)，而把其后的384

KB空間用做內(nèi)存保留區(qū)。內(nèi)存保留區(qū)包括256

KB的ROM空間和128

KB的I/O通道保留空間。該微機系統(tǒng)的地址空間分配如圖5.28所示。西安郵電學院計算機學院page

556/19/2021圖5.28

IBM-PC/XT系統(tǒng)的地址空間分配圖西安郵電學院計算機學院page

566/19/2021由圖可知，系統(tǒng)分配給主板上的主存空間是

00000H～7FFFFH，尋址范圍512K；分配給IO通道主存空間是80000H～9FFFFH，尋址范圍128K；分配給保留顯示用存儲空間是A0000H～BFFFFH，尋址范圍

128K。線選法和譯碼法的電路設計如下圖所示。576C

B

AA19

A18

A17譯碼器譯碼輸出譯碼地址空間空間內(nèi)地址線及尋址范圍結果0

0

0/Y0=0，其余為100000H～1FFFFH00000H~7FFFFH選中主存空間

每根線選擇128K空間共計：512K0

0

1/Y1=0，其余為120000H～3FFFFH0

1

0/Y2=0，其余為140000H～5FFFFH0

1

1/Y3=0，其余為160000H～7FFFFH1

0

0/Y4=0，其余為180000H～9FFFFH00000H~1FFFFH選中IO通道空間：128K1

0

1/19/2021/Y5=0，其余為1A0000H～BFFFFH西安郵電學院計00000H~算機學1院1FFFFH選中顯示用空間：128K

page上圖中，使用了一片74LS138進行譯碼，其地址空間譯碼說明如下表所示。表5.7譯碼器地址空間譯碼說明計算機系統(tǒng)中，CPU地址總線為16位(A15~A10)，

數(shù)據(jù)總線為8位(D7~D0)。系統(tǒng)主存地址空間分配如

下：0

~

8191為系統(tǒng)程序區(qū)，由只讀存儲器芯片組成；

8192

~

32767為用戶程序區(qū)；最后的2K地址空間留個系統(tǒng)程序工作區(qū)?，F(xiàn)有存儲器芯片型號如下：EPROM:8K×8位；SRAM:1K×8位,2K×8位,4K×8位,8K×8位；需要從已有的型號中選擇適當芯片，設計配置該微機的存儲系統(tǒng)，并畫出存儲系統(tǒng)的邏輯連接電路圖。page6/19/2021西安郵電學院計算機學院58示例2：微機系統(tǒng)地址空間分配如圖5.31所示。其中，用戶程序區(qū)和系統(tǒng)程序工作區(qū)，都屬于隨機讀寫操作的存儲空間，所以需要配置為RAM存儲器。圖5.31微機系統(tǒng)地址空間分配圖page6/19/2021西安郵電學院計算機學院59根據(jù)微機存儲系統(tǒng)的需求，選用8K×8位的1片EPROM做系統(tǒng)程序區(qū)存儲器；選用3片8K×8位的SRAM做用戶程序區(qū)存儲器；選用1片2K×8位的

SRAM做系統(tǒng)程序工作區(qū)存儲器。西安郵電學院計算機學院page

606/19/2021圖5.32存儲器連接邏輯電路圖使用3—8譯碼器分配存儲器地址空間，其地址空間譯碼說明如下表所示。C

B

AA19

A18

A17譯碼器譯碼輸出譯碼地址空間二次譯碼各空間內(nèi)地址線及尋址范圍結果0

0

0/Y0=0，其余為10000H～1FFFH無A12~A00000H～1FFFH選中1號芯片:8K0

0

1/Y1=0，其余為12000H～3FFFH無A12~A00000H～1FFFH選中2號芯片:8K0

1

0/Y2=0，其余為14000H～5FFFH無A12~A00000H～1FFFH選中3號芯片:8K0

1

1/Y3=0，其余為16000H～7FFFH無A12~A00000H～1FFFH選中4號芯片:8K1

1

1/Y7=0，其余為1E000H～FFFFHA10~A00000H～07FFH選中5號芯片:2Kpage6/19/2021西安郵電學院計算機學院615.6

存儲器擴展page6/19/2021西安郵電學院計算機學院62存儲器芯片的存儲容量都是有限的，要構成所需容量的存儲器，往往單個芯片不能滿足存儲單元數(shù)目或字長的需求，甚至存儲單元和字長數(shù)都不能滿足需求。所以，需要用多個存儲器芯片進行組合來滿足存儲容量需求。針對不同容量需求所進行的存儲器芯片組合稱為存儲器的擴展。存儲器芯片的擴展方式包括：位擴展字擴展字位同時擴展5.6.1

位擴展page6/19/2021西安郵電學院計算機學院63單塊存儲芯片上的存儲單元數(shù)目滿足存

儲器需求，而字長不能滿足需求，需進行的

存儲器擴展稱為位擴展。例如：已有8K×1的SRAM芯片，需要組成8K×8的存儲器，這里

芯片的存儲單元數(shù)目與存儲器需求一致，但

字長不夠，需要進行位擴展來實現(xiàn)。圖5.33所示為8K×1

SRAM芯片，采用位擴展組成8K×8的存儲器電路連接示意圖。西安郵電學院計算機學院page

646/19/2021圖5.33位擴展組成的8K×8存儲器電路連接示意圖由圖看出，位擴展方式存儲器的電路連接特點是：所有芯片的地址線和讀/寫線都連接到總線的對應位上，所有芯片共用一個片選信號，而各芯片的數(shù)據(jù)線需要分別連接到數(shù)據(jù)總線的D7~D0位上。西安郵電學院計算機學院page

656/19/20215.6.2

字擴展單塊存儲芯片上的存儲字長滿足存儲器需求，而存儲單元數(shù)目不能滿足需求，需進行的存儲器擴展稱為字擴展，字擴展就是存儲單元數(shù)量的擴展。圖5.34所示為16K×8

SRAM芯片，采用字擴展方式，組成64K×8的存儲器電路連接示意圖。由圖看出，字擴展方式存儲器的電路連接特點是：所有芯片的數(shù)據(jù)線、地址線和讀/寫線都連接到總線的對應位上，而由片選信號來指定各片地址范圍。西安郵電學院計算機學院page

666/19/2021圖5.34字擴展組成的64K×8存儲器電路連接示意圖圖中每個16K×8位SRAM芯片，都有14位地址線，經(jīng)過字擴展后，組成64K×8位的存儲器，則需要16位地址線。其中，這16位地址線的低14位（A13~A0）直接與各芯片的地址線連接，用于進行片內(nèi)尋址。另外的高2位地址線（A15和A14）經(jīng)2—4譯碼器譯出4位片選線，分別與4個芯片的片選信號相連接，用來選定各芯片在整個存儲空間中所屬的地址范圍。西安郵電學院計算機學院page

676/19/20215.6.3

字位同時擴展在實際應用中，單塊存儲芯片上的存儲單元數(shù)目和字長均不能滿足存儲器需求時，就需要同時進行位擴展和字擴展，即字位同時擴展。例，現(xiàn)有1K×4

SRAM存儲器芯片，要構成某計算機存儲系統(tǒng)所需4K×8的存儲器，下面介紹如何通過1K×4芯片構成4K×8的存儲器。單塊1K×4芯片的存儲單元數(shù)目是1K，字長是4

位。所需的存儲器是4K×8。因此，該單塊芯片的存儲單元數(shù)目不滿足要求，需要將存儲單元數(shù)目從1K擴展到4K；字長也不滿足要求，需要將字長從4位擴展到8位。所以，采用1K×4芯片構成4K×8的存儲器，需要進行字擴展和位擴展，即字位同時擴展。6/19/2021圖5.351K×4芯片位擴展構成1K×8存儲模塊的電路連接示意圖page西安郵電學院計算機學院68第一步，先進行位擴展，由1K×4芯片采用位擴展方式構成1K×8的存儲模塊。由位擴展方式可知，要達到存儲模塊所需的

每個存儲單元8位，需要使用2塊1K×4芯片來擴展構成1K×8的存儲模塊，擴展電路連接如圖5.35所示。由圖看出，兩個單芯片的4位數(shù)據(jù)總線擴展后構成8位數(shù)據(jù)總線。6/19/2021圖5.361K×8存儲模塊字擴展構成4K×8存儲器的電路連接示意圖第二步，再進行字擴展，由1K×8的存儲模塊采用字擴展方式構成4K×8存儲器。通過