第5節(jié)課-第3章 門電路

數(shù)字電子技術(shù)基礎(chǔ)

第三章門電路第三章門電路3.2半導(dǎo)體二極管門電路3.3CMOS門電路3.5TTL門電路

3.2半導(dǎo)體二極管門電路

1.二極管與門

與門：實(shí)現(xiàn)與運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示，只要輸入A、B當(dāng)中有一個(gè)為低電平時(shí)，則其支路中二極管導(dǎo)通，使輸出端F為低電平。只有A、B全為高電平時(shí)，輸出端F才為高電平。當(dāng)A

、B、F為高電平時(shí)用邏輯1表示，低電平時(shí)則用邏輯0表示。真值表為：其邏輯表達(dá)式為2.二極管或門或門：實(shí)現(xiàn)或運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示。輸入A、B當(dāng)中只要有一個(gè)為高電平時(shí)，則其支路中二級(jí)管導(dǎo)通，使輸出端F為高電平。只有A、B全為低電平時(shí)，輸出端F才為低電平。

真值表為：邏輯表達(dá)式為：

3.三極管非門電路非門：實(shí)現(xiàn)非運(yùn)算的電路。電路及其邏輯符號(hào)如圖所示。當(dāng)輸入A為低電平時(shí)，三極管截止，輸出F為高電平，輸入A為高電平時(shí)，三極管飽和，輸出F為低電平。邏輯表達(dá)式F=

3.3CMOS門電路

3.3.2CMOS反相器利用PMOS管和NMOS管兩者特性能相互補(bǔ)充的特點(diǎn)而做成的互補(bǔ)對(duì)稱MOS反相器，簡稱CMOS反相器，如圖示。

一、工作原理

①VI=VIL=0時(shí)，TL

TO

→VO=VOH≈VDD②VI=VIH=VDD時(shí)，TL

TO

→VO=VOL≈0特點(diǎn)：TL和TO總是一個(gè)導(dǎo)通一個(gè)截止，靜態(tài)電流極小，功耗低。

二、CMOS反相器的主要特性

1．電壓傳輸特性和電流傳輸特性假設(shè)：①VDD>VGS（th）N+|VGS（th）P|②VGS（th）N=|VGS（th）P|

③TL和TO具有相同的Ron和Roff工作區(qū)：Ⅰ：O≤VI<VGS(th)N→TL

TO

→VO=VDDiD≈0恒流區(qū)可變電阻區(qū)截止區(qū)Ⅱ：VGS(th)N<VI<VO-VGS(th)NiD↑→TL

TO

→VO≈VDD所以下降Ⅲ:VO-VGS(th)N≤VI<VO－|VGS(th)P|時(shí)iD↑↑→TL

TO

→VO急劇變化IV：VO–|VGS(th)P|≤VI<VDD–|VGS(th)P|iD↑TL

TO

→VO≈0但略大于0Ⅴ：VDD–|VGS(th)P|≤VI≤VDD→TL

TO

，VO=VOL iD≈0特點(diǎn)：

①靜態(tài)功耗極低；②抗干擾能力強(qiáng)；③電源利用率高，且有較大的允許范圍；④輸入阻抗高，帶負(fù)載能力強(qiáng)；⑤電壓傳輸特性接近理想開關(guān)。

2.輸入特性和輸出特性3.CMOS反相器的動(dòng)態(tài)特性（87頁）一、CMOS與非門、或非門1與非門

AB

00T1

T2

T3

T4

Y=1Ro=Ron3//Ron4=Ron/201T1

T2

T3

T4

Y=1Ro=Ron4=Ron10T1

T2

T3

T4

Y=1Ro=Ron3=Ron11T1

T2

T3

T4

Y=0Ro=Ron1+Ron2=2Ron3.3.5其他類型的CMOS邏輯門電路

結(jié)論:①Y是A、B的與非；②A、B的狀態(tài)決定Ro的大小，相差4倍；③輸入端數(shù)↑使VOL↑（由于多個(gè)串聯(lián)）

輸入端數(shù)↑使VOH↑（由于多個(gè)并聯(lián)）④輸入端狀態(tài)不同，電壓傳輸特性也有所不同。

2或非門

AB

00T1

T2

T3

T4

Y=1Ro=Ron3+Ron4=2Ron01T1

T2

T3

T4

Y=0Ro=Ron2=Ron10T1

T2

T3

T4

Y=0Ro=Ron1=Ron11T1

T2

T3

T4

Y=0Ro=Ron1//Ron2=Ron/2

帶緩沖級(jí)的與非門（實(shí)用產(chǎn)品，如4000系列）

增加緩沖器的好處：①輸出電阻、輸出的高低電壓以及電壓傳輸特性都不再受輸入端狀態(tài)的影響。②電壓傳輸特性的轉(zhuǎn)折區(qū)變得更陡了。注意邏輯功能的變化：二、

CMOS傳輸門

（1）電路結(jié)構(gòu)

GSDSDG（2）原理①當(dāng)C=0時(shí)，只要0≤VI≤VDD

則T1

T2

TG

（高阻抗>109）②當(dāng)C=1時(shí)

0<VI<VDD

VGS(th)N→TN導(dǎo)通

|VGS(th)P|<VI<VDD→TP導(dǎo)通

TG

（低阻<103Ω）③由于T1T2結(jié)構(gòu)的對(duì)稱性，即D和S可互易使用

TG是雙向的④傳輸門高低電平傳輸如圖3-5-11（3）應(yīng)用①可組成各種復(fù)雜的邏輯電路。如數(shù)據(jù)選擇器、寄存器、觸發(fā)器、計(jì)數(shù)器等；②雙向模擬開關(guān)：傳輸連續(xù)變化的模擬信號(hào)，如CD4066；③多路模擬開關(guān)：在A/D轉(zhuǎn)換電路中處理多路模擬信號(hào)。如：CD40518選1模擬開關(guān)（雙向）

CD4052雙4選1模擬開關(guān)（雙向）

CD4053三2選1模擬開關(guān)（雙向）

CD406716選1模擬開關(guān)（雙向）

三、CMOS三態(tài)門

應(yīng)用:①總線結(jié)構(gòu)②數(shù)據(jù)雙向傳輸

四、漏極開路輸出門電路（OD門）CMOS還有漏極開路門電路（OD門）

1.可實(shí)現(xiàn)電平轉(zhuǎn)換優(yōu)點(diǎn)：2.提高帶負(fù)載能力

3.實(shí)現(xiàn)“線與”功能。

3.3.6CMOS電路的正確使用（101頁）一、輸入端的靜電保護(hù)①在存貯和運(yùn)輸CMOS器件時(shí)不要使用易產(chǎn)生靜電高壓的化工材料和化纖織物包裝，最耗采用金屬屏蔽層作包裝材料；②組裝調(diào)試時(shí)，應(yīng)使電烙鐵和其他工具、儀表、工作臺(tái)面等良好接地。必要時(shí)帶防靜電手鐲；③不用的輸入端不應(yīng)懸空。二、輸入端加過流保護(hù)①輸入端接低內(nèi)阻信號(hào)源時(shí)，應(yīng)在輸入端與信號(hào)源之間串進(jìn)保護(hù)電阻；②輸入端接有大電容時(shí)，應(yīng)在輸入端與電容之間接入保護(hù)電阻；③輸入端接長線時(shí)，應(yīng)在門電路的輸入端接入保護(hù)電阻。/因長線上不可避免地伴有分布電容、分布電感，信號(hào)突變時(shí)可能產(chǎn)生正、負(fù)振蕩的脈沖。根據(jù)經(jīng)驗(yàn)：RP=VDD/1mA，且當(dāng)長度大于10米后，每增加10米，RP的值應(yīng)增加1KΩ。集成邏輯門多余輸入端的處理:一般不讓多余的輸入端懸空，以防引入干擾信號(hào)，尤其對(duì)CMOS器件輸入端懸空可能因柵極感應(yīng)靜電電壓而將管子擊穿損壞。所以在帶載能力允許的情況下，一般均可把多余的輸入端和該電路的輸入信號(hào)并接使用，以增加邏輯可靠性，如圖示。3.3.7CMOS數(shù)字集成電路的各種系列已生產(chǎn)的標(biāo)準(zhǔn)化、系列化產(chǎn)品：

4000系列

HC/HCT系列：為高速CMOS系列

AHC/AHCT：為改進(jìn)的高速CMOS系列

VHC/VHCTLVC：為低壓CMOS系列

ALVC：為改進(jìn)的低壓CMOS系列

3.5TTL門電路

一、TTL與非門的工作原理1.TTL與非門的典型電路2.工作原理當(dāng)輸入端A、B、C中，只要有一個(gè)輸入信號(hào)為低電平0.3V時(shí)，則相對(duì)的發(fā)射結(jié)導(dǎo)通，使T1管的基極電位被箝制到1V，T2管截止，故T4也截止。T3、D4管導(dǎo)通，輸出高電平即輸入端A、B、C中至少有一個(gè)為低電平時(shí)，輸出端F為高電平。當(dāng)輸入端A、B、C全為高電平，T1管的基極電位升高，T1管的集電結(jié)、T2和T4管的發(fā)射結(jié)正向偏置而導(dǎo)通，致使T3管微導(dǎo)通，D4管截止。即輸入端全為高電平時(shí)，輸出端為低電平。所以該門是一個(gè)與非門。

VB1VB2ABC分析計(jì)算：（1）任一A、B、C=VIL=0.3V

VB1=0.3+0.7=1.0v→T2

→T1

→Vces1=0.1V→VB2=VIL+Vces1=0.4v→T2

T4

T3

→VO=VOHVO=VCC－VR2－VBE3－VD4≈5－0.7－0.7=3.6v（2）A=B=C=VIH=3.6V

VB1=VBC1+VBE2+VBE4=2.1V,→T2

T4

T3

T1倒置

→VO=VOL=VCES4≈0.3V（3）由（1）（2）可見，二、TTL與非門的電壓傳輸特性及抗干擾能力

1.電壓傳輸特性電壓傳輸特性分為四個(gè)區(qū)段：截止區(qū)、線性區(qū)、轉(zhuǎn)折區(qū)和飽和區(qū)。2.抗干擾能力

TTL與非門在實(shí)際應(yīng)用時(shí)，輸入端有時(shí)會(huì)出現(xiàn)干擾電壓疊加在輸入信號(hào)上。當(dāng)干擾電壓VN超過一定數(shù)值時(shí)就會(huì)破壞與非門輸出的邏輯狀態(tài)。通常把不會(huì)破壞與非門輸出邏輯狀態(tài)所允許的干擾電壓值叫做抗干擾能力。干擾電壓亦稱噪聲，抗干擾能力也稱噪聲容限。抗干擾能力分為輸入低電平的抗干擾能力VNL和輸入高電平的抗干擾能力VNH。低電平的抗干擾能力為：VNL越大，表明TTL與非門輸入低電平時(shí)抗正向干擾的能力越強(qiáng)。高電平的抗干擾能力為：VNH越大，表明TTL與非門輸入高電平時(shí)抗負(fù)向干擾的能力越強(qiáng)。三、TTL與非門的電氣性能1.TTL與非門的輸入特性輸入特性是描述輸入電流與輸入電壓之間的關(guān)系曲線，如圖示：2.TTL與非門的輸出特性輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱為輸出特性。(1)輸出為低電平時(shí)的輸出特性曲線：(2)輸出為高電平時(shí)的輸出特性曲線：3.帶負(fù)載能力負(fù)載能力是指輸出端所能驅(qū)動(dòng)同類門的最大能力，稱為扇出系數(shù)，以N0來表示。拉電流負(fù)載增加會(huì)使與非門的輸出高電平下降；灌電流負(fù)載增加會(huì)使與非門的輸出低電平上升。與非門的扇出系數(shù)N0取決于輸出低電平時(shí)所能驅(qū)動(dòng)的同類門的個(gè)數(shù)。通常。[例3-1]在圖示電路中，試計(jì)算G1最多可以驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載。要求G1輸出的高、低電平滿足，。解：首先計(jì)算保證時(shí)可以驅(qū)動(dòng)的門電路數(shù)目N1。其次，再計(jì)算保證時(shí)能驅(qū)動(dòng)的負(fù)載門數(shù)目N2。所以扇出系數(shù)N=10。四、TTL與非門動(dòng)態(tài)特性1.平均傳輸延遲時(shí)間：輸出電壓由高電平變?yōu)榈碗娖綍r(shí)的傳輸延遲時(shí)間是稱為導(dǎo)通傳輸延遲時(shí)間；輸出電壓由低電平變?yōu)楦唠娖綍r(shí)的傳輸延遲時(shí)間是稱為截止傳輸延遲時(shí)間。通常把二者的平均值稱作平均傳輸延遲時(shí)間，以表示。2.動(dòng)態(tài)尖峰電流與非門從導(dǎo)通狀態(tài)轉(zhuǎn)換為截止?fàn)顟B(tài)或從截止?fàn)顟B(tài)轉(zhuǎn)換為導(dǎo)通狀態(tài)，在這個(gè)轉(zhuǎn)換過程中，都會(huì)出現(xiàn)T3、T4兩管瞬間同時(shí)導(dǎo)通，這瞬間的電源電流比靜態(tài)時(shí)的電源電流要大，但持續(xù)時(shí)間較短，故稱之為尖峰電流或浪涌電流，如圖示。3.3.5其它類型的TTL門電路

1．TTL或非門

ABABA+B2．TTL異或門

一、集電極開路輸出的門電路（OC門）①實(shí)現(xiàn)線與：②可同時(shí)實(shí)現(xiàn)電平轉(zhuǎn)換；③驅(qū)動(dòng)高壓大電流負(fù)載。

1.OC門外接負(fù)載電阻的計(jì)算2.OC門的應(yīng)用(1)實(shí)現(xiàn)與或非邏輯關(guān)系(2)實(shí)現(xiàn)電平轉(zhuǎn)換(3)用作驅(qū)動(dòng)器用OC門來驅(qū)動(dòng)指示燈、繼電器和脈沖變壓器等。當(dāng)用于驅(qū)動(dòng)指示燈時(shí)，上拉電阻RL由指示燈來代替，指示燈的一端與OC門的輸出相連，另一端接上電源即可。如電流過大，可串入一個(gè)適當(dāng)?shù)南蘖麟娮琛?/p>

二、三態(tài)輸出門電路（TS門）

（1）實(shí)現(xiàn)：加控制端和控制電路，使輸出有三個(gè)狀態(tài)：VOH、VOL、高阻

EN=1→D

→Y=（此時(shí)輸出只有VOH、VOL兩種狀態(tài)）EN=0→

D

→VC2≈1V（鉗位）、T3

P=0→T2

T4

ro↑↑（高阻態(tài)）（2）應(yīng)用①總線結(jié)構(gòu)

②數(shù)據(jù)雙向傳輸

3.5.6TTL數(shù)字集成電路的各種系列1．74H系列

(高速TTL)

為提高開關(guān)速度和減少傳輸延時(shí)，有兩項(xiàng)改進(jìn)：①輸出級(jí)采用了達(dá)林頓管（降低了輸出電阻，提高了拉電流的負(fù)載能力，尤其是加速了對(duì)負(fù)載電容的充電速度。）②將所有電阻阻值降低了一半（縮短了上升和下降時(shí)間，加速了三極管的開關(guān)速度。）優(yōu)點(diǎn)：速度較快(6ns)

；缺點(diǎn)：增加了電路的靜態(tài)功耗。

2．74S系列(肖特基TTL)

74系列和74H系列──飽和型邏輯門，飽和截止；

74S系列采用了三項(xiàng)措施提高開關(guān)速度：①采用肖特基三極管（抗飽和三極管）

肖特基三極管特點(diǎn)：飽和深度淺，工作速度高。②采用小的電阻；如圖③用有源電路T6、R6、R3代替R3有源瀉放回路：（a）縮短了門電路的傳輸延遲時(shí)間；（b）改善了門電路的傳輸特性。優(yōu)點(diǎn)：①速度很快(3~4ns)；

②傳輸特性好缺點(diǎn)：①功耗大(電阻小)；②VOL較高(可達(dá)0.5V)①VOn≤0.4VSBD特點(diǎn)：②trr很小，開關(guān)速度快③生產(chǎn)工藝與TTL兼容。3．74LS系列(肖特基TTL)

理想門電路──速度快，功耗低

功耗一延遲積（pd積）：延遲和功耗的乘積

74LS系列實(shí)現(xiàn)了速度快，功耗低的要求如圖,措施如下：①大幅提高電阻值，降低功耗；

②將R5從接地改接到輸出端，降低了T3導(dǎo)通時(shí)R5的功耗；

③采用肖特基三極管和有源泄放電路以提高