工程設(shè)計(jì)公共課

工程設(shè)計(jì)公共課在本章中，結(jié)合前面所學(xué)的理論，舉例說(shuō)明實(shí)際的模擬集成電路設(shè)計(jì)與數(shù)?；旌霞呻娐吩O(shè)計(jì)的特點(diǎn)。首先具體設(shè)計(jì)了一款運(yùn)算放大器，指出了多級(jí)運(yùn)算放大器設(shè)計(jì)的指標(biāo)與結(jié)構(gòu)之間的關(guān)系以及運(yùn)算放大器的設(shè)計(jì)思路。然后設(shè)計(jì)了一款10位30Msps的模數(shù)轉(zhuǎn)換器，以此說(shuō)明模數(shù)混合集成電路的設(shè)計(jì)思路。1.運(yùn)算放大器設(shè)計(jì)

1.1放大器結(jié)構(gòu)的確定1.由于單級(jí)CMOS放大器的電壓增益通常為20~60dB，根據(jù)所提出的設(shè)計(jì)指標(biāo)，其增益要求不下于85dB，因此至少需要二級(jí)放大器級(jí)聯(lián)。2.由于要求該放大器驅(qū)動(dòng)大電容負(fù)載（60pF），并實(shí)現(xiàn)緩沖放大，所以采用源級(jí)跟隨器作為輸出級(jí)，以避免負(fù)載對(duì)前一級(jí)增益的影響。由以上兩點(diǎn)可以初定運(yùn)算放大器為三級(jí)級(jí)聯(lián)結(jié)構(gòu)。由于該運(yùn)算放大器要求共模輸入范圍大，即第一級(jí)的共模輸入范圍較大。而根據(jù)前面所學(xué)，共模輸入與增益是一對(duì)矛盾體，故該級(jí)的放大器增益不是很高，所以第一級(jí)的增益設(shè)計(jì)為30~40dB。由于輸出級(jí)設(shè)計(jì)為源級(jí)跟隨器，其增益為1，為了實(shí)現(xiàn)總的增益要求，第二級(jí)的增益要達(dá)到60~70dB。另外，為了實(shí)現(xiàn)緩沖放大，使放大器能穩(wěn)定工作，在電路中采用RC補(bǔ)償，并為了實(shí)現(xiàn)片內(nèi)補(bǔ)償?shù)囊?，利用密勒補(bǔ)償?shù)姆椒ǎ詼p小補(bǔ)償電容和電阻值。3.具體電路形式假定所采用的為N阱CMOS工藝（1）輸入級(jí)的確定由于采用的是N阱CMOS工藝，則采用PMOS管作為差分輸入對(duì)管就可避免其襯底偏置效應(yīng)。（2）中間級(jí)的確定為了滿足系統(tǒng)增益要求，第二級(jí)采用共源共柵放大器。（3）輸出級(jí)的確定為了提高驅(qū)動(dòng)能力，輸出級(jí)采用共源電路并以PMOS管作為輸入管，以避免襯底偏置效應(yīng)，但由于電平位移的作用使輸出幅度下降。另外，由于輸出級(jí)電流較大，需要采用獨(dú)立的偏置電路。（4）補(bǔ)償方式的確定在本設(shè)計(jì)中采用RC補(bǔ)償方式，并且電阻R由NMOS管組成。由以上要求可以確定運(yùn)算放大器如圖18.1所示1.2選擇工藝參數(shù)

1.3各級(jí)放大器參數(shù)的初步考慮

2.驗(yàn)證共模范圍是否滿足設(shè)計(jì)要求，此時(shí)應(yīng)假定放大器的輸入信號(hào)應(yīng)為共模電壓。3.驗(yàn)證放大器的增益是否滿足設(shè)計(jì)要求，此時(shí)放大器的輸入信號(hào)應(yīng)為差模信號(hào)。2.主增益級(jí)的設(shè)計(jì)

3.輸出級(jí)的設(shè)計(jì)

4.偏置電路的設(shè)計(jì)

5.頻率補(bǔ)償設(shè)計(jì)

2.模數(shù)轉(zhuǎn)換器ADC的設(shè)計(jì)1目標(biāo)與設(shè)計(jì)流程1.1工程目標(biāo)設(shè)計(jì)一個(gè)采樣速度為30Msps，而分辨率為10BIT的模數(shù)轉(zhuǎn)換器。具體指標(biāo)如下：采樣頻率：30Msps分辨率：10位功耗：150mW單端或全差分模擬輸入，輸入信號(hào)的最大峰-峰值為2V工作電壓：5V3V或5V邏輯輸出1.2ADC設(shè)計(jì)流程2.電路結(jié)構(gòu)

2.電路總體結(jié)構(gòu)的確定采用上面的所示的結(jié)構(gòu)后，根據(jù)系統(tǒng)結(jié)構(gòu)、其A/D的其他功能及性能要求，所設(shè)計(jì)的芯片總的結(jié)構(gòu)框圖如下：3.電路設(shè)計(jì)

2.運(yùn)算放大器的設(shè)計(jì)在采樣保持電路中，其關(guān)鍵模塊是運(yùn)算放大器，經(jīng)過(guò)系統(tǒng)分析與仿真，提出了運(yùn)算放大器的具體要求：該運(yùn)算放大器的增益大于70dB功耗小于20mW輸出電壓的最大擺幅為3V由于所設(shè)計(jì)的運(yùn)算放大器運(yùn)用于10位高速PIPELINEA/D轉(zhuǎn)換器的采樣電路中，要求其具有良好的線性和很高的速度，并且是單電源工作，但普通的單級(jí)CMOS運(yùn)算放大器的增益都不能滿足要求，所以在設(shè)計(jì)中選用伸縮式級(jí)聯(lián)結(jié)構(gòu)高速高增益全差分運(yùn)放，其主體電路如圖所示：

4.編碼緩沖糾錯(cuò)輸出模塊（1）編碼而根據(jù)1.5位FLASHA/D的輸出碼只有‘00’、‘01’、‘10’三種形式，