實(shí)驗(yàn)六-半導(dǎo)體器件仿真實(shí)

實(shí)驗(yàn)六半導(dǎo)體器件仿真實(shí)驗(yàn)姓名:林少明專業(yè)：微電子學(xué)學(xué)號(hào)11342047【實(shí)驗(yàn)?zāi)康摹?、理解半導(dǎo)體器件仿真的原理，掌握SilvacoTCAD工具器件結(jié)構(gòu)描述流程及特性仿真流程；2、理解器件結(jié)構(gòu)參數(shù)和工藝參數(shù)變化對(duì)主要電學(xué)特性的影響。【實(shí)驗(yàn)原理】1.MOSFET根本工作原理〔以增強(qiáng)型NMOSFET為例〕：圖1MOSFET結(jié)構(gòu)圖及其夾斷特性當(dāng)外加?xùn)艍簽?時(shí)，P區(qū)將N+源漏區(qū)隔開，相當(dāng)于兩個(gè)背對(duì)背PN結(jié)，即使在源漏之間加上一定電壓，也只有微小的反向電流，可忽略不計(jì)。當(dāng)柵極加有正向電壓時(shí)，P型區(qū)外表將出現(xiàn)耗盡層，隨著VGS的增加，半導(dǎo)體外表會(huì)由耗盡層轉(zhuǎn)為反型。當(dāng)VGS>VT時(shí)，外表就會(huì)形成N型反型溝道。這時(shí)，在漏源電壓VDS的作用下，溝道中將會(huì)有漏源電流通過。當(dāng)VDS一定時(shí)，VGS越高，溝道越厚，溝道電流那么越大。2.MOSFET轉(zhuǎn)移特性VDS恒定時(shí)，柵源電壓VGS和漏源電流IDS的關(guān)系曲線即是MOSFET的轉(zhuǎn)移特性。對(duì)于增強(qiáng)型NMOSFET，在一定的VDS下，VGS=0時(shí)，IDS=0；只有VGS>VT時(shí),才有IDS>0。圖2為增強(qiáng)型NMOSFET的轉(zhuǎn)移特性曲線。圖2增強(qiáng)型NMOSFET的轉(zhuǎn)移特性曲線圖中轉(zhuǎn)折點(diǎn)位置處的VGS〔th〕值為閾值電壓。3.MOSFET的輸出特性對(duì)于NMOS器件，可以證明漏源電流：令，稱為增益因子?！?〕由于VDS很小，忽略項(xiàng)，可得：IDS隨VDS而線性增加，故稱為線性區(qū)?！?〕增大，但仍小于，項(xiàng)不能忽略。故：在一定柵源電壓下，VDS越大，溝道越窄，那么溝道電阻越大，曲線斜率變小。根據(jù)③式知，IDS-VDS關(guān)系曲線為通過原點(diǎn)的拋物線。當(dāng)VDS=(VGS-VT)時(shí)，IDS-VDS關(guān)系曲線斜率為0，說明此時(shí)溝道電阻很大。在該區(qū)，溝道電阻逐漸變大，稱為可變電阻區(qū)，或非飽和區(qū)?！?〕將代入①式，得到此時(shí)，漏電流IDS與漏源電壓VDS無關(guān)，即到達(dá)飽和，IDSat那么稱為飽和漏電流。根據(jù)上述分析，可分析MOSFET的輸出特性曲線：圖3增強(qiáng)型NMOSFET輸出特性4.影響閾值電壓的因素：可以證明，對(duì)于NMOSFET的閾值電壓VT表達(dá)式為：其中，Cox為柵電容，為費(fèi)米勢(shì)，為接觸電勢(shì)差，Qox為氧化層電荷密度。由公式⑤可知，影響閾值電壓的主要由柵電容Cox、襯底雜質(zhì)濃度、氧化層電荷密度Qox等因素決定。由可知，氧化層厚度tox越薄，那么Cox越大，使閾值電壓VT降低。費(fèi)米勢(shì)：，當(dāng)P區(qū)摻雜濃度NA變大，那么費(fèi)米勢(shì)增大，閾值電壓VT增大。氧化層電荷密度Qox增大，那么VT減小。5.影響MOSFET輸出特性的因素由①式可知，影響輸出曲線的因素為增益因子β和閾值電壓VT。，因此，當(dāng)溝道長(zhǎng)度L增大時(shí)，β減小。由原理4知，影響VT的主要因素有柵電容Cox、襯底雜質(zhì)濃度、氧化層電荷密度Qox等因素。【實(shí)驗(yàn)儀器】計(jì)算機(jī)，SilvacoTCAD軟件【實(shí)驗(yàn)內(nèi)容】1.采用ALTAS器件仿真工具對(duì)NMOS器件電學(xué)特性仿真〔1〕I-V輸出特性曲線a、Vds=0.1V時(shí)，Id-Vgs曲線。b、Vgs分別為3.3V、4.4V和5.5V時(shí)，Id-Vgs曲線?！?〕器件參數(shù)提取，如閾值電壓、Beta和Theta等。2.改變器件結(jié)構(gòu)參數(shù)和工藝參數(shù)，分析其對(duì)NMOS器件主要電學(xué)特性的影響?！?〕柵氧厚度tox〔2〕溝道長(zhǎng)度L〔3〕襯底雜志濃度【實(shí)驗(yàn)數(shù)據(jù)記錄及分析】1.采用ALTAS器件仿真工具對(duì)NMOS器件電學(xué)特性仿真在Silvaco中建立的指定參數(shù)器件模型結(jié)構(gòu)如圖示：圖4指定參數(shù)MOSFET結(jié)構(gòu)模型中，氧化層厚度tox為0.1μm，溝道長(zhǎng)度L為1μm，p型襯底濃度10^17cm-3,n阱摻雜濃度為10^19cm-3。選用載流子統(tǒng)計(jì)模型(fermidirac)對(duì)器件進(jìn)行模擬，固定漏源電壓為0.1V。所得的轉(zhuǎn)移特性曲線如下圖：圖5轉(zhuǎn)移特性曲線圖當(dāng)VGS分別為3.3、4.4、5.5V時(shí)，模擬出器件的輸出曲線如圖示：圖6器件輸出特性曲線由下至上的曲線分別代表VGS為3.3、4.4、5.5V的情況。由該模擬結(jié)果可得，在VGS>VT的情況下，隨著VGS的增大，飽和漏源電流IDSat增大，與式④所分析的結(jié)果相符合。觀察曲線可知，當(dāng)VDS較小時(shí)，曲線近似呈線性，隨著VDS增大，曲線趨于平緩，與實(shí)驗(yàn)原理分析結(jié)果相符。提取器件參數(shù)，從運(yùn)行窗口中可以看到閥值電壓，Beta和Theta等，如下：圖7提取參數(shù)代碼段1提取結(jié)果總結(jié)如下：閥值電壓：vt=3.41966VBeta：beta=4.24194e-005A/V2Theta：theta=0.06449781/V2.改變器件結(jié)構(gòu)參數(shù)和工藝參數(shù)，分析其對(duì)NMOS器件主要電學(xué)特性的影響?！?〕改變柵氧厚度tox的值，分析其對(duì)NMOS器件電學(xué)特性的影響。①將氧化層厚度tox從0.1μm改為0.05μm，分別就器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個(gè)方面進(jìn)行分析和比擬。器件結(jié)構(gòu)及器件參數(shù)比擬〔1〕tox=0.1μm〔2〕tox=0.05μm器件參數(shù)如下：閥值電壓：vt=3.41966VBeta：beta=4.24194e-005A/V2Theta：theta=0.06449781/V器件參數(shù)如下：閥值電壓：vt=2.07814VBeta：beta=7.34899e-005A/V2Theta：theta=0.03148771/V圖8器件結(jié)構(gòu)及器件參數(shù)圖比照觀察器件結(jié)構(gòu)圖和器件參數(shù)值可知，柵極和溝道之間的氧化層變薄，而且閾值電壓變小了，Beta值變大了，Theta值變小了。轉(zhuǎn)移特性曲線改變比擬〔1〕tox=0.1μm〔2〕tox=0.05μm圖9器件轉(zhuǎn)移特性曲線比照觀察圖9曲線，可知改變氧化層厚度為0.05μm后，VT=V，比氧化層厚度為0.1μm時(shí)的VT=3.41699V要小，說明氧化層變薄后，閾值電壓降低。由公式⑤以及公式，分析可知，當(dāng)氧化層厚度tox的值越小時(shí)，即氧化層厚度越薄，柵極電容Cox的值越大，使閾值電壓的降低?？芍抡娼Y(jié)果和理論分析相符合。輸出特性曲線比擬〔Vgs分別為3.3v，4.4v，5.5v〕〔1〕tox=0.1μm〔2〕tox=0.05μm圖10器件輸出特性曲線比照觀察圖10曲線，可知改變氧化層厚度為0.05μm后，在通入同等柵極電壓的情況下，氧化層厚度變薄，飽和漏源電流變得比原器件大。由公式，分析可知，氧化層厚度變薄，Cox和β的值同時(shí)增大。由此可知，仿真結(jié)果和理論分析相符合。②將氧化層厚度tox從0.1μm改為0.2μm，分別就器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個(gè)方面進(jìn)行分析和比擬。為進(jìn)一步驗(yàn)證①中的結(jié)論，下面將列出厚度為0.2μm時(shí)，器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個(gè)方面的仿真情況，不對(duì)結(jié)果再作詳細(xì)分析。器件結(jié)構(gòu)及器件參數(shù)比擬〔1〕tox=0.1μm〔2〕tox=0.2μm器件參數(shù)如下：閥值電壓：vt=3.41699VBeta：beta=4.24194e-005A/V2Theta：theta=0.06449781/V器件參數(shù)如下：閥值電壓：vt=4.68186VBeta：beta=9.54897e-006A/V2Theta：theta=0.5861131/V圖11器件結(jié)構(gòu)及器件參數(shù)圖比照轉(zhuǎn)移特性曲線改變比擬〔1〕tox=0.1μm〔2〕tox=0.2μm圖12器件轉(zhuǎn)移特性曲線比照輸出特性曲線比擬〔Vgs分別為3.3v，4.4v，5.5v〕〔1〕tox=0.1μm〔2〕tox=0.2μm圖13器件輸出特性曲線比照分別觀察圖11,、圖12、圖13可知，當(dāng)氧化層厚度增大時(shí)，閾值電壓增大，飽和漏源電流變得比原器件小，即β值減少?？芍?dāng)氧化層厚度增大時(shí)，仿真結(jié)果和理論分析也一致。〔2〕改變溝道長(zhǎng)度L的值，分析其對(duì)NMOS器件電學(xué)特性的影響。將溝道長(zhǎng)度度tox從1μm改為0.6μm，分別就器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個(gè)方面進(jìn)行分析和比擬。器件結(jié)構(gòu)及器件參數(shù)比擬〔1〕L=1μm〔2〕L=0.6μm器件參數(shù)如下：閥值電壓：vt=3.41699VBeta：beta=4.24194e-005A/V2Theta：theta=0.06449781/V器件參數(shù)如下：閥值電壓：vt=3.32242VBeta：beta=2.21408e-005A/V2Theta：theta=0.8797511/V圖14器件結(jié)構(gòu)及器件參數(shù)圖比照觀察圖14，可知當(dāng)溝道長(zhǎng)度減小到0.6μm后，閾值電壓減少到3.32242V，但變化幅度非常小，另外，β值減小，θ值增大。轉(zhuǎn)移特性曲線改變比擬〔1〕L=1μm〔2〕L=0.6μm圖15器件轉(zhuǎn)移特性曲線比照改變溝道長(zhǎng)度為0.6μm后，閾值電壓VT=3.32242V，與溝道長(zhǎng)度為1μmvt=3.41699V近似相等，說明溝道長(zhǎng)度和閾值電壓無明顯相關(guān)性。結(jié)合實(shí)驗(yàn)理論分析，在理想狀態(tài)下，由公式可知，閾值電壓與溝道長(zhǎng)度沒有明顯的相關(guān)性，仿真結(jié)果和理論分析結(jié)果相符合。輸出特性曲線比擬〔Vgs分別為3.3v，4.4v，5.5v〕〔1〕L=0.1μm〔2〕L=0.6μm圖16器件輸出特性曲線比照由圖可知，溝道長(zhǎng)度變短之后，在通入相同柵壓的情況下，飽和漏源電流比改變之前要大。結(jié)合實(shí)驗(yàn)原理分析，，當(dāng)溝道長(zhǎng)度變小時(shí)，β值增大，飽和漏源電流增大?？芍抡娼Y(jié)果和理論分析結(jié)果相符合?！?〕改變襯底摻雜濃度的值，分析其對(duì)NMOS器件電學(xué)特性的影響。將襯底摻雜濃度從1017cm-1改為1015cm-1，分別就器件結(jié)構(gòu)及器件參數(shù)、轉(zhuǎn)移特性曲線、輸出特性曲線三個(gè)方面進(jìn)行分析和比擬。器件結(jié)構(gòu)及器件參數(shù)比擬〔1〕NA=1017cm-1〔2〕NA=1015cm-1器件參數(shù)如下：閥值電壓：vt=3.41966VBeta：beta=4.24194e-005A/V2Theta：theta=0.06449781/V器件參數(shù)如下：閥值電壓：vt=1.25669VBeta：beta=5.89563e-004A/V2Theta：theta=0.04866711/V圖17器件結(jié)構(gòu)及器件參數(shù)圖比照觀察圖17可知，襯底濃度減小時(shí)，閾值電壓減小了，β值增大，theta值減小了。轉(zhuǎn)移特性曲線改變比擬〔1〕NA=1017cm-1〔2〕NA=1015cm-1圖18器件轉(zhuǎn)移特性曲線比照改變襯底摻雜濃度為1015cm-1時(shí)，閾值電壓減小為vt=1.25669V，比摻雜濃度為1017cm-1時(shí)小由公式分析可知，當(dāng)摻雜濃度減小時(shí)，費(fèi)米電勢(shì)增大，那么閾值電壓減小。所以仿真結(jié)果和理論分析結(jié)果相符合。輸出特性曲線比擬〔Vgs分別為3.3v，4.4v，5.5v〕〔1〕NA=1017cm-1〔2〕NA=1015cm-1圖19器件輸出特性曲線比照觀察圖19可知，襯底濃度變小后，通入相同的柵極電壓下，飽和漏源電流比改變前小。由半導(dǎo)體物理知識(shí)可知，襯底摻雜濃度減小會(huì)增大載流子遷移率，根據(jù)公式，β值增大，飽和源漏電流增大，所以，可知仿真結(jié)果和理論分析結(jié)果相符合?！緦?shí)驗(yàn)總結(jié)】一、通過本次實(shí)驗(yàn)，熟悉了利用silvaco軟件進(jìn)行NMOS器件結(jié)構(gòu)描述流程和電學(xué)特性仿