集成電路版圖設計五章電容電感

第五章電容和電感一.電容

電容器是一種能夠儲存一定量電荷（即一定數(shù)目電子）的器件。電容器儲存電荷的能力稱為電容，電容的單位是法拉（簡稱為法，F(xiàn)）。電容可分為多種規(guī)格和種類，包括陶瓷電容、云母電容、玻璃膜電容、紙質電容、鋁電解電容和鉭電容等等，圖5.1所示的是各種分立器件形式的電容。

一.電容

由于集成電路是平面加工工藝，所以在集成電路中所有的電容都是平板電容。平板電容是由兩塊導電平板構成，兩塊導電平板被稱之為電介質的絕緣材料隔開，電荷就存儲在這個電介質中。平板電容示意圖如圖5.2所示。圖5.2平板電容示意圖一.電容

電容由電介質的厚度、介電常數(shù)以及兩塊平板相互覆蓋部分的面積決定，其中介電常數(shù)是衡量電介質質量的常數(shù)。想要得到大的電容，可以利用介電常數(shù)大的材料或減小電介質的厚度。減小電介質的厚度可以增大電容，但當電介質的厚度減小時，電介質內部的電場強度會增加，太大的電場強度會導致介質擊穿，從而隔離失效。在一定工作電壓下，電介質的厚度有一最小值，低于最小值則不能保證電介質的有效隔離。一.電容

表5-1常用材料的相對介電常數(shù)材料相對介電常數(shù)（真空=1）硅（Si）11.8二氧化硅（SiO2）4-5氮化硅（Si3N4）6-9一.電容

邊緣效應：實際電場不單單存在于兩平板之間，在平板的邊緣也存在電場，即邊緣效應，如圖5.3所示。由于邊緣效應而產生的電容稱為邊緣電容，邊緣電容等于單位邊緣電容常數(shù)乘以極板的周長，它存在于極板的四個邊。邊緣效應的存在相當于增大了平板的面積，增加的程度與電介質的厚度成正比。如果平板的尺寸遠大于電介質的厚度，邊緣效應可以被忽略。

圖5.3平板電容的邊緣效應一.電容

1.多晶硅-多晶硅電容多晶硅-多晶硅電容可以在雙層多晶硅集成電路工藝中制作，也稱為雙層多晶硅電容。第二層多晶硅作為電容的上電極板，第一層多晶硅作為電容的下電極板，氧化層作為電介質。如圖5.4所示，C1和C2為電容的兩個電極。圖5.4多晶硅-多晶硅電容示意圖一.電容

多晶硅-多晶硅電容通常制作在場區(qū)處，由場氧化層把電容和襯底隔開。由于場氧化層較厚，所以多晶硅-多晶硅電容的寄生參數(shù)小，而且無橫向擴散影響。通過精確控制兩層多晶硅的面積以及兩層多晶硅之間的氧化層的厚度，可得到精確的電容值。由于多晶硅-多晶硅電容制作在場氧化層上，所以電容結構的下方不能有氧化層臺階，因為臺階會引起電容下極板的表面不規(guī)則，將造成介質層局部減薄和電場集中，從而破壞電容的完整性。一.電容

一.電容

多晶硅-多晶硅電容的實際版圖包括：電容標示層、第一層多晶硅（或多晶硅1）、第二層多晶硅（或多晶硅2）、金屬1、多晶硅1與金屬1接觸孔和多晶硅2與金屬1接觸孔。電容標示層表示在此區(qū)域內制作電容，；多晶硅1作為電容的下極板；多晶硅2作為電容的上極板；金屬1起到連接電極的作用，通常為金屬鋁；多晶硅1與金屬1之間的接觸孔，引出下極板電極C1；多晶硅2與金屬1之間的接觸孔，引出上極板電極C2。圖中上下兩層多晶硅的面積并不相等，計算電容時只需要考慮重疊部分即可。2多晶硅和擴散區(qū)（注入?yún)^(qū)或N阱）組成電容器

單層多晶工藝使用的方法。淀積多晶硅前先摻雜下電極板區(qū)域，再生長柵氧化層和淀積作上電極的多晶硅。有PN結的寄生電容。一.電容

2多晶硅和擴散區(qū)（注入?yún)^(qū)或N阱）組成電容器

例：缺點：下極板寄生結電容和串聯(lián)電阻，在一定電壓下有非線性效應。一.電容

一.電容

對于多晶硅-N阱電容，由于N阱是輕摻雜的，所以下極板N阱具有較大的串聯(lián)電阻，可通過在N阱的四周布置接觸孔來降低串聯(lián)電阻的影響。同時下極板N阱還有寄生結電容，該寄生結電容來自于PN結，如圖所示。在進行多晶硅-N阱電容下極板電位的連接時需要注意，必須始終保證N阱和P型襯底之間的PN結始終反偏。多晶硅-N阱電容在一定電壓下有非線性效應。一.電容

3.金屬-多晶硅電容如果利用多晶硅作為電容的下極板，金屬作為電容的上極板，就可形成金屬-多晶硅電容。如圖5.9所示，金屬-多晶硅電容與多晶硅-多晶硅電容相似，只不過上極板是金屬而不是多晶硅。圖5.9金屬-多晶硅電容示意圖一.電容

4.金屬-金屬電容如果電容的上下極板都用金屬來構成，就會形成金屬-金屬電容，如圖5.10所示。金屬-金屬電容不存在PN結，從而消除了結電容，對電壓的依賴也消失了.金屬-金屬電容的精度高、匹配性好。當兩塊金屬重疊時，必須確保上下兩層金屬不能短路。對于金屬-金屬電容需要一層相當厚的電介質材料來隔離不同的金屬層。由于兩層金屬之間的距離增加了，為了得到和其它電容相同的電容值，需要制備的金屬極板的面積將大大增加。一.電容

為了減小金屬-金屬電容所占用的面積，在多層金屬互連系統(tǒng)中可以制備疊層金屬電容。多層金屬平板垂直地堆疊在一起，從上至下，每兩層金屬之間都存在電容。通過將奇數(shù)層金屬連接在一起作為一個電極，而將偶數(shù)層金屬連接在一起作為另一個電極。從剖面圖來看，金屬-金屬電容是梳狀交叉結構。圖5.11疊層金屬電容示意圖一.電容

以圖5.11所示的疊層電容為例，假設上極板為金屬M2和金屬M4，下極板為金屬M1和金屬M3，則由于梳狀交叉結構，上下極板的面積都相當于增加至重疊面積的三倍，總電容等效于圖中所示的三個電容之和。對于疊層金屬電容，其典型優(yōu)點就是在單位芯片面積上可獲得更大的電容，缺點是受限于多層金屬互連系統(tǒng)使用的金屬層數(shù)。一.電容

電容的寄生效應:利用集成電路中已有的材料制備電容器是非常方便的，不需要額外增加工藝步驟。。在集成電路中存在電容器是常見的情況，任何時刻，只要有一塊導電材料跨過另一塊導電材料且二者之間還存在電解質（包括空氣）就會形成一個電容器。一.電容

電容匹配規(guī)則1.匹配電容的圖形要盡量相同。邊緣效應的存在使得不同圖形的電容無法實現(xiàn)精確匹配。如果電容的圖形不同，那么每一個電容都應該由一定數(shù)目的子電容或單位電容構成，通過相同的子電容或單位電容的圖形來實現(xiàn)不同尺寸電容的匹配。一.電容

電容匹配規(guī)則2.精確匹配電容的尺寸應該采用正方形。因為在擴散和離子注入、光刻和刻蝕等工藝過程中圖形會發(fā)生收縮或擴張，所以硅片上生產出來的器件圖形尺寸不會與版圖數(shù)據(jù)的尺寸完全匹配。版圖圖形的尺寸與實際測量尺寸之間的差異構成了工藝偏差，工藝偏差對電容會引入系統(tǒng)失配。對于電容，由于邊緣效應的存在，外圍變化可導致較大的失配。周長面積比越小，電容的匹配精度越高。在所有矩形中，正方形的周長面積比最小，因此，匹配性最好。當匹配電容的周長面積比相等時，它們對工藝偏差不敏感。對于兩個等值電容的情況，可以通過從用相同形狀的電容來實現(xiàn)。通常把相同的匹配電容繪制成正方形。如果電容值不是簡單的比例，就應該采用匹配子電容或單位電容陣列。一.電容

BadGood一.電容

電容匹配規(guī)則3.匹配電容的大小要適當。電容的隨機失配與電容面積的平方根成反比，但并不是面積遠大匹配就越好。總是存在一個最佳電容尺寸，超過這個尺寸，梯度效應就會非常明顯，從而影響匹配。某些CMOS集成電路工藝中，正方形電容的尺寸應該介于20μm×20μm至50μm×50μm之間。超過該尺寸的電容應該被劃分成多個單位電容，利用適當?shù)慕徊骜詈蠝p小梯度影響，改善電容整體的匹配性。4.匹配電容要鄰近擺放。與電阻一樣，鄰近擺放可降低集成電路制造工藝的失配。如果涉及多個電容，則應該把它們排布在盡可能小的矩形陣列里，同時保證相鄰的行具有相同的間距，相鄰的列也具有相同的間距。一.電容

電容匹配規(guī)則5.利用陣列結構拆分大電容來實現(xiàn)對稱性，陣列結構應該共質心，并在陣列電容的周圍設置虛擬電容（Dummy）。一.電容

電容匹配規(guī)則6.精確匹配的電容應進行靜電屏蔽，如果沒有靜電屏蔽，則不應該在電容上方布線。靜電屏蔽就是在電容的兩個極板的外側利用金屬或其它材料進行覆蓋，并對覆蓋材料進行適當連接從而實現(xiàn)電容極板免受靜電干擾的方法。靜電屏蔽能使極板免受鄰近導線的影響，還能屏蔽電容耦合。由于集成電路工藝的特殊性，通常只能對電容的上極板進行靜電屏蔽。一.電容

電容匹配規(guī)則7.匹配的電容應盡量放置在低應力區(qū)，并遠離功率器件。把電容放置在低應力區(qū)可避免應力誘發(fā)極板變形，遠離功率器件可避免熱梯度產生失配。二.電感

電感是以電磁場形式存儲能量的另一類無源元件。與電容一樣，電感也分為多種規(guī)格和種類，圖5.16所示為分立器件形式的電感。二.電感

二.電感

線圈結構的電感很難集成，對于采用平面加工工藝的集成電路芯片，可以使用平面結構的電感（簡稱為平面電感。硅片幾十微米二.電感

(a)圓形(b)八邊形(c)方形圖5.20平面電感電感占用的面積很大，而且由于其它導線都要盡量遠離電感，所以造成芯片面積的浪費。螺旋電感M1M2M1疊層電感M2M1與M2的繞行方向必須一致，二者的繞線穿插不重疊。二.電感

二.電感

電感的寄生效應：集成電感會受到很多寄生效應的影響，其中渦流損耗是最重要的。交變電流的變化會產生磁場，由于互感作用，磁場的變化又會在附近的導體中產生循環(huán)電流。這些渦流會消耗磁場的能量，這就是渦流損耗。渦流損耗消耗對于低功耗集成電路的影響越來越重要。由于渦流損耗對整個電路的影響可以等效于插入串聯(lián)電阻引起的損耗，因此可通過把電感制作在輕摻雜襯底上來避免渦流損耗。因為磁場可以深入到硅中幾微米，因此若使用外延層制備硅片，則外延層和下面的襯底都必須是輕摻雜的。二.電感

電感設計準則：1.集成電感應制作在高電阻率的襯底上。為了減小渦流損耗，應該把電感制作在高電阻率（輕摻雜）的襯底上。2.盡量用高層金屬制作電感。由于第一層金屬距離襯底太近，為了減小寄生電容效應，應該利用最層金屬來制備電感，或者將兩層或三層金屬結合在一起使用。二.電感

電感設計準則：3.所有未連接的金屬線都要遠離電感。為了避免電感與其它金屬導線的互感，所有未連接的金屬線都要遠離電感，有經驗表明，金屬線與電感之間的最小距離應為特征工藝尺寸（即線寬）的5倍。不單單金屬線，其它元件（例如PN結）也應盡量遠離電感。這樣由于電感本身占用的面積就大，其它元件還要盡量遠離電感，所以造成芯片面積的浪費。4.盡可能地降低電感不同圈的導