數(shù)電 第5章 組合邏輯電路

第5章組合邏輯電路5.1引言5.2組合邏輯電路的分析與設(shè)計(jì)5.3加法器5.4編碼器5.5譯碼器5.6數(shù)據(jù)選擇器5.7數(shù)碼比較器5.8競爭與冒險(xiǎn)5.1引言組合邏輯電路——邏輯電路任何一時(shí)刻的輸入僅由該時(shí)刻的輸入所決定。時(shí)序邏輯電路——邏輯電路某一時(shí)刻的輸出不僅由該時(shí)刻的輸入所決定，而且與過去的輸出有關(guān)。圖

組合邏輯電路框圖5.2組合邏輯電路的分析與設(shè)計(jì)

組合邏輯電路的分析——已知邏輯電路圖，求解電路的邏輯功能，即找出輸出邏輯函數(shù)與輸入邏輯變量之間的邏輯關(guān)系。組合邏輯電路的設(shè)計(jì)——已知邏輯命題的功能要求，設(shè)計(jì)出符合要求的邏輯電路。5.2.1組合邏輯電路的分析方法1.判斷已知邏輯電路的性質(zhì)。組合邏輯電路僅由邏輯門構(gòu)成，信號從電路的輸入側(cè)向輸出側(cè)單方向傳輸，不存在反饋。2.寫出電路的邏輯函數(shù)表達(dá)式。根據(jù)邏輯電路圖，得到描述電路輸出與輸入變量之間邏輯關(guān)系的函數(shù)式。3.對邏輯函數(shù)表達(dá)式進(jìn)行適當(dāng)?shù)幕喕蜃儞Q。4.列出真值表。5.根據(jù)真值表，說明電路的邏輯功能?！纠?】試分析圖1所示電路的邏輯功能，指出該電路的用途。圖1(1)由邏輯圖寫出輸出端的邏輯式

(2)列出電路的真值表。(3)根據(jù)真值表寫出邏輯說明“不一致電路”或“一致性判別電路”

1.判斷已知邏輯電路的性質(zhì)。組合邏輯電路僅由邏輯門構(gòu)成，信號從電路的輸入側(cè)向輸出側(cè)單方向傳輸，不存在反饋。2.寫出電路的邏輯函數(shù)表達(dá)式。根據(jù)邏輯電路圖，得到描述電路輸出與輸入變量之間邏輯關(guān)系的函數(shù)式。3.對邏輯函數(shù)表達(dá)式進(jìn)行適當(dāng)?shù)幕喕蜃儞Q。4.列出真值表。5.根據(jù)真值表，說明電路的邏輯功能?！纠?】試分析圖2所示電路的邏輯功能。圖2(1)列出邏輯式

(2)寫出真值表(3)邏輯功能奇偶校驗(yàn)發(fā)生器

組合邏輯函數(shù)的表示方法：

邏輯圖、邏輯式、真值表、卡諾圖、波形圖真值表與邏輯表達(dá)式的相互轉(zhuǎn)換：真值表上輸出變量取值為1所對應(yīng)的最小項(xiàng)的或邏輯。5.2.2邏輯表達(dá)式的變換邏輯表達(dá)式具有多樣性

與或型與非-與非型或與型或非或非型與或非型5.2.3組合邏輯電路的設(shè)計(jì)1.根據(jù)已知的實(shí)際問題進(jìn)行邏輯抽象，確定輸入、輸出變量，并進(jìn)行邏輯賦值。2.根據(jù)給定的邏輯要求，列出真值表。3.寫出邏輯函數(shù)表達(dá)式，并根據(jù)設(shè)計(jì)要求進(jìn)行函數(shù)化簡和變換。4.選擇合適的器件，畫出邏輯電路圖。遵循邏輯電路的分析步驟，驗(yàn)證邏輯電路的設(shè)計(jì)是否符合設(shè)計(jì)要求。根據(jù)邏輯電路圖，用具體的電子元器件或集成芯片替代邏輯電路中的圖形符號，設(shè)計(jì)印刷電路板，進(jìn)行焊接、組裝和調(diào)試，最終完成邏輯電路的設(shè)計(jì)?！纠?】設(shè)計(jì)一個(gè)實(shí)現(xiàn)一燈兩處控制的邏輯電路，要求無論在樓上還是在樓下都可以分別打開或關(guān)掉樓梯上的這盞燈.(1)邏輯抽象(2)列出真值表

(3)由真值表寫出邏輯函數(shù)表達(dá)式

(4)畫出邏輯電路

1.根據(jù)已知的實(shí)際問題進(jìn)行邏輯抽象，確定輸入、輸出變量，并進(jìn)行邏輯賦值。2.根據(jù)給定的邏輯要求，列出真值表。3.寫出邏輯函數(shù)表達(dá)式，并根據(jù)設(shè)計(jì)要求進(jìn)行函數(shù)化簡和變換。4.選擇合適的器件，畫出邏輯電路圖。遵循邏輯電路的分析步驟，驗(yàn)證邏輯電路的設(shè)計(jì)是否符合設(shè)計(jì)要求。根據(jù)邏輯電路圖，用具體的電子元器件或集成芯片替代邏輯電路中的圖形符號，設(shè)計(jì)印刷電路板，進(jìn)行焊接、組裝和調(diào)試，最終完成邏輯電路的設(shè)計(jì)。例4：設(shè)計(jì)汽車蜂鳴器報(bào)警電路，報(bào)警規(guī)則：當(dāng)車窗和車門都打開，或者車鑰匙處于點(diǎn)火位置且車門打開時(shí)，汽車蜂鳴器發(fā)出報(bào)警信號。要求用與非門實(shí)現(xiàn)該邏輯電路。

1.邏輯抽象：

2.根據(jù)給定的邏輯要求，寫出電路邏輯功能的表達(dá)式：3.設(shè)計(jì)要求用與非門實(shí)現(xiàn)邏輯電路：DWKF00000010010001101000101111011111【例5】已知某房間供暖控制系統(tǒng)的功能：白天，如果室溫低于20

C時(shí)供暖；晚上，如果室溫低于17

C時(shí)供暖。設(shè)計(jì)一個(gè)邏輯電路實(shí)現(xiàn)供暖系統(tǒng)的控制功能，要求其輸出信號F僅在需要供暖時(shí)為高電平信號。例4電路的真值表ABCF00010011010

011010011010110

1110例4的函數(shù)卡諾圖例4的邏輯電路

5.3加法器5.3.1一位二進(jìn)制加法電路1半加器圖

兩個(gè)一位二進(jìn)制數(shù)的加法輸出邏輯函數(shù)表達(dá)式

圖

半加器的邏輯電路和邏輯符號2全加器圖5.3.3全加器的邏輯符號輸出邏輯函數(shù)表達(dá)式

半加器構(gòu)成的全加器電路

5.3.2集成四位加法器(74LS283)圖四位二進(jìn)制數(shù)的串行進(jìn)位加法電路圖集成四位加法器74LS283的引腳圖圖5.3.10集成四位加法器74LS283的級聯(lián)【例4】由集成四位加法器74LS283構(gòu)成的邏輯電路如圖所示，試分析電路的邏輯功能。圖

例4的邏輯電路圖

例4的計(jì)算結(jié)果【例4】由集成四位全加器74LS283和或非門構(gòu)成的代碼轉(zhuǎn)換譯碼電路如圖5.5.11所示。已知電路輸入DCBA為BCD8421碼，試分析電路輸出S3S2S1S0為何種編碼?圖

例4的邏輯電路圖

編碼器和譯碼器的應(yīng)用5.4編碼器5.4.1二進(jìn)制編碼器【例1】設(shè)計(jì)一個(gè)二進(jìn)制編碼器，為上、下、左、右四個(gè)表示方向的按鍵進(jìn)行編碼。要求每次只有一個(gè)按鍵按下，并且當(dāng)任一按鍵按下時(shí)，編碼器還可以輸出一個(gè)標(biāo)志信號通知微處理器執(zhí)行相應(yīng)的按鍵處理功能。圖

例1的功能示意圖5.4.2優(yōu)先編碼器【例2】按照例2的功能描述，設(shè)計(jì)一個(gè)優(yōu)先編碼器。定義按鍵S3的優(yōu)先級別最高，并以此類推，按鍵S0的優(yōu)先級別最低。5.4.3集成優(yōu)先編碼器圖

8-3線編碼器74LS148的引腳圖圖74LS148的擴(kuò)展5.5譯碼器圖

三位二進(jìn)制譯碼器74138的邏輯圖圖

微處理器的地址譯碼電路圖

三位二進(jìn)制譯碼器擴(kuò)展為四位二進(jìn)制譯碼器圖與非門實(shí)現(xiàn)全加器的邏輯電路

【例1】用一片74138和與非門實(shí)現(xiàn)全加器的邏輯功能。圖

例2的邏輯電路【例2】用74138和與門實(shí)現(xiàn)邏輯函數(shù)

5.5.2代碼轉(zhuǎn)換譯碼器【例3】設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換譯碼器，要求將余三碼轉(zhuǎn)換為BCD8421碼。圖

例3的邏輯圖LEDLight-EmittingDiodeLCDLiquidCrystalDisplay顯示器件

5.5.3顯示譯碼器

圖

LED數(shù)碼管圖

共陽極和共陰極兩種結(jié)構(gòu)數(shù)碼管【例5.5.6】設(shè)計(jì)一個(gè)顯示譯碼器，將輸入編碼轉(zhuǎn)換為7段碼，驅(qū)動(dòng)1個(gè)共陽極數(shù)碼管顯示不同的字型，如圖5.5.16所示。圖

74LS47的邏輯符號與LED顯示驅(qū)動(dòng)電路圖

74LS47、74LS48顯示字型與輸入的對應(yīng)關(guān)系圖

中規(guī)模顯示譯碼器74LS47的級聯(lián)5.6數(shù)據(jù)選擇器圖

MUX功能示意圖5.6.1數(shù)據(jù)選擇器14選1數(shù)據(jù)選擇器2中規(guī)模數(shù)據(jù)選擇器

圖

中規(guī)模數(shù)據(jù)選擇器的邏輯符號及引腳圖5.6.2數(shù)據(jù)選擇器的應(yīng)用1實(shí)現(xiàn)任意組合邏輯電路的設(shè)計(jì)

邏輯函數(shù)的輸入變量數(shù)目與MUX選擇變量相同【例1】用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)圖

例1的組合邏輯電路圖

例1的函數(shù)卡諾圖

邏輯函數(shù)的輸入變量數(shù)目多于MUX的選擇變量數(shù)目【例2】用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)四變量邏輯函數(shù)。圖

例2的解答一

圖

例2的解答二2數(shù)據(jù)選擇器的擴(kuò)展圖

32選一MUX5.7數(shù)碼比較器比較單元電路5.7.2中規(guī)模四位二進(jìn)制碼比較器圖

74LS85的邏輯符號與引腳圖圖四位數(shù)碼比較器的級聯(lián)5.7.3數(shù)碼比較器的應(yīng)用圖

數(shù)碼比較器應(yīng)用的方框圖5.8競爭與冒險(xiǎn)5.8.1基本概念

“1”態(tài)冒險(xiǎn)“0”態(tài)冒險(xiǎn)5.8.2競爭冒險(xiǎn)的判別圖

組合邏輯電路“0”態(tài)冒險(xiǎn)判別式

“1”態(tài)冒險(xiǎn)判別式

【例】判斷下列三個(gè)邏輯函數(shù)是否存在競爭冒險(xiǎn)5.8.3競爭冒險(xiǎn)的消除1代數(shù)法消除競爭冒險(xiǎn)2加吸收電容器圖

競爭冒險(xiǎn)的消除例6.2.1的解答波形圖圖

基本RS觸發(fā)器的動(dòng)態(tài)特性

由或非門構(gòu)成的基本RS觸發(fā)器電路圖

由或非門構(gòu)成的基本RS觸發(fā)器的特性表

時(shí)鐘RS觸發(fā)器

圖

空翻波形

時(shí)鐘D觸發(fā)器

主從D觸發(fā)器

[例6.3.1]畫出圖6.3.5中觸發(fā)器在給定輸入和時(shí)鐘作用下的輸出波形，設(shè)觸發(fā)器初始狀態(tài)為0。例6.3.1電路圖和波形圖

例6.3.1的輸出波形圖

邊沿JK觸發(fā)器的邏輯符號(a)時(shí)鐘下降沿觸發(fā)(b)時(shí)鐘上升沿觸發(fā)D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器圖

D觸發(fā)器的動(dòng)態(tài)特性

例6.3.6電路圖和輸入波形圖

例6.3.6輸出波形圖

[例6.3.6]單脈沖發(fā)生電路如圖6.3.18(a)所示，圖中觸發(fā)器為TTL電路，開關(guān)S為常閉開關(guān)，每按一次開關(guān)S，在Q0端便得到一個(gè)