數(shù)電大型實驗須知和報告要求

浙江工業(yè)大學(xué)碩士學(xué)位論文PAGE8數(shù)電大型實驗須知（各指導(dǎo)教師可以根據(jù)實際情況調(diào)整）1．實驗前的準(zhǔn)備（1）實驗教材：EDA與數(shù)字系統(tǒng)設(shè)計第2版（李國麗主編）（重點內(nèi)容P1~24、P43~48、P295~296、P299~300）實驗參考書：數(shù)字電路（賈立新主編）（重點內(nèi)容3.3節(jié)VHDL語言，5.2節(jié)可編程邏輯器件，第8章數(shù)字系統(tǒng)設(shè)計基礎(chǔ)）2．實驗內(nèi)容安排：（1）講課——可編程邏輯器件原理（約4學(xué)時）（2）QuartusII操作練習(xí)操作步驟可參考實驗教材P1~P24.或者參考網(wǎng)上下載資料“QuqrtusII基本操作”，依據(jù)操作步驟完成以下兩個簡單設(shè)計題：組合邏輯電路設(shè)計：8位二進(jìn)制加法器設(shè)計采用原理圖輸入法，利用元件庫中的74283級聯(lián)構(gòu)成，在DEII實驗板上下載驗證。A[7..0]從SW[7]~SW[0]輸入，B[7..0]從SW[15]~SW[8]輸入，S[7..0]從LEDR[7]~LEDR[0]輸出，COUT從LEDR[8]輸出。時序邏輯電路設(shè)計：同步十進(jìn)制加法計數(shù)器設(shè)計用VHDL語言編程（源代碼參考《數(shù)字電路》P187），在DEII實驗板上下載驗證。CP脈沖從KEY[0]輸入，CLR從SW[0]輸入，CS從SW[1]輸入，Q[3..0]從LEDR[3]~LEDR[0]輸出。（3）講課——數(shù)字頻率計設(shè)計（結(jié)合設(shè)計實例介紹VHDL語言，約2學(xué)時）（4）參考實驗指導(dǎo)書P43~P48，完成數(shù)字頻率計的設(shè)計輸入、仿真、下載、驗收。（5）選作題：倒計時秒表（最大計時值30秒，功能自行設(shè)定，如計時過程中可以暫停，倒計時到零時通過蜂鳴器發(fā)出提示音，倒計時值可以隨意設(shè)定等，根據(jù)完成情況給分）以下內(nèi)容為實驗時間兩周的學(xué)生必做內(nèi)容。（6）4位移相—相加型乘法器設(shè)計（包括講課1小時）實驗報告要求1．實驗后寫好設(shè)計報告，由課代表收齊后，實驗結(jié)束兩周內(nèi)上交。2．教材或ppt課件中已有的VHDL代碼不放入報告中3．電路原理圖和仿真圖用屏幕拷貝后粘貼到WORD文檔中，其它圖用VISIO等工具自行制作。4．對文中的每一張圖均應(yīng)有文字說明5．禁止抄襲拷貝，一經(jīng)發(fā)現(xiàn)，報告零分處理。6．實驗報告模板。數(shù)字電路與數(shù)字邏輯大型實驗報告姓名黑體三號，加粗，居中指導(dǎo)教師專業(yè)班級專業(yè)全稱（班級，如0901）學(xué)院信息工程學(xué)院提交日期20xx年x月x日一、實驗內(nèi)容1．2．3．……二、數(shù)字頻率計的設(shè)計1．工作原理2．?dāng)?shù)字頻率計頂層原理圖及仿真結(jié)果3．底層模塊的仿真結(jié)果4．項目處理（1）FPGA器件選定（2）管腳鎖定（3）編程下載（4）頻率測量三、乘法器設(shè)計1．設(shè)計方案2．原理圖或VHDL代碼3．仿真和測試結(jié)果四、選做實驗（如二位十進(jìn)制定時器設(shè)計，二位十進(jìn)制倒計