數(shù)字電子技術(shù)基礎(chǔ)課件：數(shù)字邏輯基礎(chǔ)

數(shù)字邏輯基礎(chǔ)1.1概述1.2數(shù)制與數(shù)值轉(zhuǎn)換1.3二進(jìn)制編碼1.4三種基本邏輯運(yùn)算1.5邏輯代數(shù)基本定理1.6邏輯函數(shù)及其表示方法1.7邏輯函數(shù)的化簡(jiǎn)本章小結(jié)思考題與習(xí)題

1.1概述

1.1.1數(shù)字量和模擬量在觀察自然界中形形色色的物理量時(shí)不難發(fā)現(xiàn),盡管它們的性質(zhì)各異,但就其變化規(guī)律而言,不外乎兩大類(lèi)。

其中一類(lèi)物理量的變化在時(shí)間上和數(shù)量上都是離散的。也就是說(shuō),它們的變化在時(shí)間上是不連續(xù)的,總是發(fā)生在一系列離散的瞬間。同時(shí),它們的數(shù)值大小和每次的增減變化都是某一個(gè)最小數(shù)量單位的整數(shù)倍,而小于這個(gè)最小數(shù)量單位的數(shù)值沒(méi)有任何物理意義。這一類(lèi)物理量叫作數(shù)字量,把表示數(shù)字量的信號(hào)叫作數(shù)字信號(hào),并且把工作在數(shù)字信號(hào)下的電子電路叫作數(shù)字電路。

另一類(lèi)物理量的變化在時(shí)間上或數(shù)值上都是連續(xù)的。這一類(lèi)物理量叫作模擬量,把表示模擬量的信號(hào)叫作模擬信號(hào),并把工作在模擬信號(hào)下的電子電路叫作模擬電路。

1.1.2數(shù)字技術(shù)的特點(diǎn)

日常生活中的電子儀器及相關(guān)技術(shù)中,過(guò)去曾用模擬方法實(shí)現(xiàn)的功能,如今越來(lái)越多地被數(shù)字技術(shù)所替代,向數(shù)字技術(shù)轉(zhuǎn)移的主要原因在于數(shù)字技術(shù)具有下述優(yōu)點(diǎn):

(1)數(shù)字系統(tǒng)容易設(shè)計(jì)和調(diào)試。數(shù)字系統(tǒng)所使用的電路是開(kāi)關(guān)電路,開(kāi)關(guān)電路中電壓或電流的精確值并不重要,重要的是其所處的狀態(tài)(高電平或低電平)。

(2)數(shù)字信息存儲(chǔ)方便。信息存儲(chǔ)由特定的器件和電路實(shí)現(xiàn),這種電路能存儲(chǔ)數(shù)字信息并根據(jù)需要長(zhǎng)期保存。

(3)數(shù)字電路抗干擾能力強(qiáng)。在數(shù)字系統(tǒng)中,電壓的準(zhǔn)確值并不重要,只要噪聲信號(hào)不至于影響區(qū)別高低電平,則電壓寄生波動(dòng)(噪聲)的影響就可忽略不計(jì)。

(4)數(shù)字電路易于集成化。由于數(shù)字電路中涉及的主要器件是開(kāi)關(guān)元件,如二極管、三極管、場(chǎng)效應(yīng)管等,它們便于集成在一個(gè)芯片上。

(5)數(shù)字集成電路的可編程性好。

1.1.3數(shù)字電路的發(fā)展

數(shù)字技術(shù)的發(fā)展歷程一般以數(shù)字邏輯器件的發(fā)展為標(biāo)志,數(shù)字邏輯器件經(jīng)歷了從半導(dǎo)體分立元件到集成電路的過(guò)程。數(shù)字集成電路可分為小規(guī)模(SSI)、中規(guī)模(MSI)、大規(guī)模(LSI)和超大規(guī)模(VLSI)集成電路等,如表1.1.1所示。集成度是指一個(gè)芯片中所含等效門(mén)電路(或三極管)的個(gè)數(shù)。隨

可編程邏輯器件的發(fā)展趨勢(shì)是從低密度向高密度發(fā)展,從而使PLD具有高密度、高速度、低功耗的特點(diǎn)。PLD器件類(lèi)型較多,不同類(lèi)型的器件各有特點(diǎn),對(duì)于一般用戶來(lái)說(shuō),重要的是了解各類(lèi)PLD器件的特點(diǎn),并根據(jù)實(shí)際需要選擇適合系統(tǒng)要求的器件類(lèi)型,使所設(shè)計(jì)的系統(tǒng)具有較高的性價(jià)比。

1.1.4數(shù)字電路的研究對(duì)象、分析工具及描述方法

數(shù)字電路是以二值數(shù)字邏輯為基礎(chǔ)的,電路的輸入、輸出信號(hào)為離散數(shù)字信號(hào),電子元器件工作在開(kāi)關(guān)狀態(tài)。數(shù)字電路響應(yīng)輸入的方式叫作電路邏輯,每種數(shù)字電路都服從一定的邏輯規(guī)律,由于這一原因,數(shù)字電路又叫作邏輯電路。

在數(shù)字電路中,人們關(guān)心的是輸入、輸出信號(hào)之間的邏輯關(guān)系。輸入信號(hào)通常稱(chēng)作輸入邏輯變量,輸出信號(hào)通常稱(chēng)作輸出邏輯變量。輸入邏輯變量與輸出邏輯變量之間的因果關(guān)系通常用邏輯函數(shù)來(lái)描述。

分析數(shù)字電路的數(shù)學(xué)工具是邏輯代數(shù),描述數(shù)字電路邏輯功能的常用方法有真值表、邏輯表達(dá)式、波形圖、邏輯電路圖等。隨著可編程邏輯器件的廣泛應(yīng)用,硬件描述語(yǔ)言(HDL)已成為數(shù)字系統(tǒng)設(shè)計(jì)的主要描述方式,目前較為流行的硬件語(yǔ)言有VHDL、VerilogHDL等。

1.2數(shù)制與數(shù)值轉(zhuǎn)換

1.2.1數(shù)制數(shù)制是數(shù)的表示方法,為了描述數(shù)的大小或多少,人們采用進(jìn)位計(jì)數(shù)的方法,稱(chēng)為進(jìn)位計(jì)數(shù)制,簡(jiǎn)稱(chēng)數(shù)制。組成數(shù)制的兩個(gè)基本要素是進(jìn)位基數(shù)與數(shù)位權(quán)值,簡(jiǎn)稱(chēng)基數(shù)與位權(quán)?；鶖?shù):一個(gè)數(shù)位上可能出現(xiàn)的基本數(shù)碼的個(gè)數(shù),記作R。

例如,十進(jìn)制有0,1,2,3,4,5,6,7,8,9十個(gè)數(shù)碼,則基數(shù)R=10。二進(jìn)制一個(gè)數(shù)位上包含0、1兩個(gè)數(shù)碼,基數(shù)R=2。

位權(quán):位權(quán)是基數(shù)的冪,記作Ri,它與數(shù)碼在數(shù)中的位置有關(guān)。

例如,十進(jìn)制數(shù)137=1×102+3×101+7×100,102、101、100分別為最高位、中間位和最低位的位權(quán)。

同一串?dāng)?shù)字,數(shù)制不同,代表的數(shù)值大小也不同。

設(shè)R進(jìn)制的數(shù)為N,則可用多項(xiàng)式表示為

其中,下標(biāo)n-1,n-2,…,1,0表示整數(shù)部分,-1,-2,…,-m表示小數(shù)部分,di表示所在數(shù)位上的數(shù)字。

1.十進(jìn)制

在日常生活中,使用最多的是十進(jìn)制。十進(jìn)制有十個(gè)不同的數(shù)碼0,1,2,…,9,任何一個(gè)數(shù)都可以用這十個(gè)數(shù)碼按一定的規(guī)律排列起來(lái)表示。當(dāng)任何一位的數(shù)比9大1時(shí),則向相鄰高位進(jìn)1,本位復(fù)0,稱(chēng)為“逢十進(jìn)一”。因此,十進(jìn)制數(shù)就是以十為基數(shù),逢十進(jìn)一的計(jì)數(shù)體制。

2.二進(jìn)制

在數(shù)字電路中常采用的是二進(jìn)制數(shù)。二進(jìn)制數(shù)用兩個(gè)不同的符號(hào)0和1來(lái)表示,且計(jì)數(shù)規(guī)律為“逢二進(jìn)一”。當(dāng)進(jìn)行1+1運(yùn)算時(shí),本位復(fù)0,并向高位進(jìn)1,即(1+1)2=(10)2。一般二進(jìn)制數(shù)(括號(hào)右下標(biāo)用B(Binary)表示)可表示為

3.八進(jìn)制

八進(jìn)制數(shù)有八個(gè)數(shù)字符號(hào):0,1,2,3,4,5,6,7。其計(jì)數(shù)規(guī)律是“逢八進(jìn)一”,即(7+1)O=(10)O。八進(jìn)制的基數(shù)是23,即各位的權(quán)值是8的冪,故八進(jìn)制數(shù)(括號(hào)右下標(biāo)用O(Octal)表示)按權(quán)展開(kāi)為

4.十六進(jìn)制

十六進(jìn)制數(shù)有16個(gè)不同符號(hào)表:0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F。其數(shù)規(guī)律是“逢十六進(jìn)一”,即(F+1)H=(10)H。十六進(jìn)制的基數(shù)是24,即各位的權(quán)值是16的冪,故十六進(jìn)制數(shù)(括號(hào)右下標(biāo)用H(Hexadecimal)表示)按權(quán)展開(kāi)式為

基數(shù)和權(quán)是進(jìn)位制的兩個(gè)要素,正確理解其含義,便可掌握進(jìn)位制的全部?jī)?nèi)容。表1.2.1列出了不同基數(shù)進(jìn)位制數(shù)的相互關(guān)系。

1.2.2數(shù)制之間的相互轉(zhuǎn)換

由于人們已經(jīng)習(xí)慣十進(jìn)制數(shù),而計(jì)算機(jī)使用的是二進(jìn)制數(shù),因此在輸入數(shù)據(jù)時(shí)就需要將十進(jìn)制數(shù)轉(zhuǎn)換成可以被機(jī)器所接受的二進(jìn)制數(shù),而機(jī)器運(yùn)算的結(jié)果在輸出時(shí)又要轉(zhuǎn)換成人們熟悉的十進(jìn)制數(shù),因此,不同的數(shù)制之間需要相互轉(zhuǎn)換。

1.二進(jìn)制、八進(jìn)制、十六進(jìn)制轉(zhuǎn)換成十進(jìn)制

根據(jù)式(1.2.3)~式(1.2.5)將二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)按權(quán)展開(kāi)并求和即得到對(duì)應(yīng)的十進(jìn)制數(shù)。

2.十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)

將十進(jìn)制轉(zhuǎn)換成其它進(jìn)制時(shí),需要把整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。

(1)對(duì)于整數(shù)部分,采用“除新基數(shù)取余法”,其轉(zhuǎn)換步驟如下:

第一步,用新基數(shù)去除十進(jìn)制數(shù),第一次的余數(shù)為新基數(shù)制數(shù)中的最低位(LeastSignificantBit,LSB)數(shù)字。

第二步,用新基數(shù)去除前一步的商,余數(shù)為與前一位新基數(shù)制數(shù)相鄰的高一位數(shù)字。

第三步,重復(fù)第二步,直到商等于零為止。而商為零的余數(shù)就是新基數(shù)制數(shù)中的最高位(MostSignificantBit,MSB)數(shù)字。

例1.2.2將十進(jìn)制數(shù)(43)D轉(zhuǎn)換為等值的二進(jìn)制數(shù)、八進(jìn)制數(shù)。

解:采用短除法。待轉(zhuǎn)換的十進(jìn)制數(shù)被2或被8去除,將余數(shù)由后向前寫(xiě)出,即為所要轉(zhuǎn)化的結(jié)果。

(2)對(duì)于小數(shù)部分,采用“乘新基數(shù)取整法”,其轉(zhuǎn)換步驟如下:

第一步,用新基數(shù)乘以十進(jìn)制小數(shù),第一次乘積中整數(shù)部分的數(shù)字是新基數(shù)制的小數(shù)最高位數(shù)字。

第二步,用新基數(shù)乘以前一次乘積的小數(shù)部分,這次乘積中整數(shù)部分的數(shù)字是新基數(shù)制小數(shù)中的下一位數(shù)字。

第三步,重復(fù)第二步,直到乘積的小數(shù)部分為零,或者達(dá)到其誤差要求的小數(shù)轉(zhuǎn)換精度為止。

例1.2.3將十進(jìn)制數(shù)(0.695)D轉(zhuǎn)換為等值的二進(jìn)制數(shù)、八進(jìn)制數(shù)。

解:采用取整法。

例1.2.4將十進(jìn)制數(shù)(43.695)D轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)。

解:將以上兩例的整數(shù)部分和小數(shù)部分相加即可。

3.二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換

八進(jìn)制數(shù)的基數(shù)是23,因此二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)時(shí)采用“三位聚一位”的方法,即從二進(jìn)制數(shù)的小數(shù)點(diǎn)開(kāi)始,把二進(jìn)制數(shù)的整數(shù)部分從低位起,每三位分一組,最高位不夠三位時(shí)通過(guò)補(bǔ)零補(bǔ)齊三位。二進(jìn)制數(shù)的小數(shù)部分從高位起,每三位分一組,最低位不夠三位時(shí)通過(guò)補(bǔ)零補(bǔ)齊三位,然后順序?qū)懗鰧?duì)應(yīng)的八進(jìn)制數(shù)即可。

4.二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換

十六進(jìn)制數(shù)的基數(shù)是24,所以每一位十六進(jìn)制數(shù)對(duì)應(yīng)四位二進(jìn)制數(shù),四位二進(jìn)制數(shù)表示一位十六進(jìn)制數(shù)。

同二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換類(lèi)似,二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)時(shí),采用“四位聚一位”的方法,從小數(shù)點(diǎn)處分別向左右兩邊以四位為一組劃分,最高位與最低位不足四位者補(bǔ)零,則每組四位二進(jìn)制數(shù)便對(duì)應(yīng)一位十六進(jìn)制數(shù)。

十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)時(shí),采用“一位拆四位”的方法。

十進(jìn)制數(shù)0~20與等值的二進(jìn)制數(shù)、八進(jìn)制數(shù)及十六進(jìn)制數(shù)之間的對(duì)應(yīng)關(guān)系參見(jiàn)表1.2.2。

1.3二進(jìn)制編碼

1.3.1二十進(jìn)制編碼(BCD碼)計(jì)算機(jī)通常對(duì)輸入的十進(jìn)制數(shù)直接處理,即把十進(jìn)制數(shù)的每一位用多位二進(jìn)制數(shù)來(lái)表示,稱(chēng)為二進(jìn)制編碼的十進(jìn)制數(shù),簡(jiǎn)稱(chēng)BCD(BinaryCodedDecimal)編碼。它具有二進(jìn)制數(shù)的形式,又具有十進(jìn)制數(shù)的特點(diǎn),可以作為人與計(jì)算機(jī)聯(lián)系的一種中間表示。

1.8421碼

n位二進(jìn)制代碼可以組成2n個(gè)不同碼字,即可以表示2n種不同信息或數(shù)據(jù)。給2n種信息中的每一個(gè)信息指定一個(gè)具體碼字的過(guò)程稱(chēng)為編碼。

8421碼是一種有權(quán)碼,它與自然二進(jìn)制數(shù)有很好的對(duì)應(yīng)關(guān)系,故易于實(shí)現(xiàn)彼此間的相互轉(zhuǎn)換。8421碼的各位系數(shù)與它代表的十進(jìn)制數(shù)的關(guān)系為

2.2421碼

2421碼是另一種有權(quán)碼,它也是由4位二進(jìn)制數(shù)表示的BCD碼,其各位的權(quán)值是2,4,2,1,它所代表的十進(jìn)制數(shù)表示為(注意0~4(前5個(gè)數(shù))的最高位為0,5~9(后5個(gè)數(shù))的最高位為1)

除上面介紹的8421碼、2421碼外,還有許多種BCD編碼是有權(quán)碼。所有的有權(quán)碼都可以寫(xiě)出每個(gè)碼字的按權(quán)展開(kāi)式,并且可以用加權(quán)法換算為它所表示的十進(jìn)制數(shù)。有權(quán)碼的展開(kāi)式為

式中,a3~a0為各位代碼,W3~W0為各位權(quán)值。

3.余3碼

余3碼是由8421碼加3(0011)得來(lái)的。余3碼每位無(wú)固定的權(quán),因此它是一種無(wú)權(quán)碼。余3碼同十進(jìn)制數(shù)的轉(zhuǎn)換雖然也是直接按位轉(zhuǎn)換,但這種轉(zhuǎn)換一般是通過(guò)8421碼為中間過(guò)渡形式實(shí)現(xiàn)的。

例如:(18)D=(00011000)8421,若在每個(gè)數(shù)符的對(duì)應(yīng)代碼(8421碼)上加上0011,其結(jié)果為余3碼,即

又如,將余3碼(0100101010000011)XS3(XS3表示余3碼)轉(zhuǎn)換為十進(jìn)制數(shù),應(yīng)首先用余3碼減去0011,得到8421碼,再用8421碼的規(guī)則轉(zhuǎn)換為十進(jìn)制數(shù),轉(zhuǎn)換過(guò)程為

表1.3.1列出了幾種常用的二十進(jìn)制編碼。其中格雷碼(Gray碼)和右移碼也屬于無(wú)權(quán)BCD碼。這兩種碼的特點(diǎn)是:相鄰的兩個(gè)碼組之間僅有一位不同,因而常用于模擬量的轉(zhuǎn)換。當(dāng)模擬量發(fā)生微小變化可能引起數(shù)字量發(fā)生變化時(shí),格雷碼僅改變一位,這樣與其他碼同時(shí)改變兩位或多位的情況相比更為可靠,減小了出錯(cuò)的可能性。

1.3.2檢錯(cuò)糾錯(cuò)碼

以數(shù)字形式傳遞信息比以模擬形式傳遞信息有較強(qiáng)的抗干擾能力,但在大量的數(shù)據(jù)交換、數(shù)據(jù)遠(yuǎn)距離傳輸以及數(shù)據(jù)存儲(chǔ)過(guò)程中免不了要出錯(cuò)誤,產(chǎn)生錯(cuò)誤可能有多種因素,如設(shè)備處于臨界工作狀態(tài)、有高頻干擾、電源偶然出現(xiàn)瞬變現(xiàn)象等。為了減少這種錯(cuò)誤,人們想辦法在具體的編碼形式上減少出錯(cuò),或者一旦出現(xiàn)錯(cuò)誤時(shí)易于被發(fā)現(xiàn)或改正,因此,糾錯(cuò)編碼和容錯(cuò)技術(shù)受到普遍重視,目前已發(fā)展成為信息論學(xué)科的重要組成部分。

1.格雷碼

由表1.3.1可知,任意相鄰兩個(gè)十進(jìn)制數(shù)相差一個(gè)單位值時(shí),它們的格雷碼僅有一位之差,因此當(dāng)它們代表的數(shù)遞增或遞減時(shí)不會(huì)發(fā)生較大誤差。

舉例來(lái)說(shuō),當(dāng)十進(jìn)制數(shù)由7變?yōu)?時(shí),若采用8421碼,則其編碼將由0111變?yōu)?000。此時(shí)四位二進(jìn)制數(shù)的狀態(tài)都發(fā)生變化,對(duì)于某一個(gè)具體實(shí)現(xiàn)8421碼的設(shè)備而言,其四位設(shè)備狀態(tài)同時(shí)要發(fā)生改變是非常困難的,于是有可能出現(xiàn)下列情況:

格雷碼是一種無(wú)權(quán)碼,每一位都沒(méi)有固定的權(quán)值,因而很難識(shí)別單個(gè)代碼所代表的數(shù)值。格雷碼不僅能對(duì)十進(jìn)制數(shù)進(jìn)行編碼,而且能對(duì)任意二進(jìn)制數(shù)進(jìn)行編碼。這就是說(shuō),若已知一組二進(jìn)制碼,便可找到一組對(duì)應(yīng)的格雷碼,反之亦然。設(shè)二進(jìn)制碼為

則其對(duì)應(yīng)的格雷碼為

式(1.3.4)、式(1.3.5)中Gi與Bi的關(guān)系為

其中,i=0,1,…,n-2,n-1。

對(duì)于最高位的格雷碼

式中“”為“模2加”運(yùn)算符,其規(guī)則為

例1.3.1已知二進(jìn)制數(shù)1110101,求其格雷碼。

解:根據(jù)式(1.3.6),從最低位開(kāi)始進(jìn)行“模2加”,在對(duì)最高位“模2加”時(shí)補(bǔ)0,可得

所以,其格雷碼為01001111。

反之,若已知一組格雷碼,也可以方便地找出其對(duì)應(yīng)的二進(jìn)制碼,其方法如下:由式(1.3.6)可得

其中,i=n-1,n-2,…,1,0,且Bn-1=Gn-1,然后從高位到低位進(jìn)行“模2加”。

2.奇偶校驗(yàn)碼

奇偶校驗(yàn)碼是計(jì)算機(jī)存儲(chǔ)器中廣泛采用的可靠性編碼,它由若干有效信息位和一位不帶信息的校驗(yàn)位組成,其中校驗(yàn)位的取值(0或1)將使整個(gè)編碼組成中“1”的個(gè)數(shù)為奇數(shù)或偶數(shù)。若“1”的個(gè)數(shù)為奇數(shù)則稱(chēng)為奇校驗(yàn);若“1”的個(gè)數(shù)為偶數(shù)則稱(chēng)為偶校驗(yàn)。這種利用碼元“1”的奇偶性檢錯(cuò)和糾錯(cuò)的編碼,稱(chēng)為奇偶校驗(yàn)碼。在數(shù)字檢錯(cuò)中,均采用奇校驗(yàn)碼,這是因?yàn)槠嫘ｒ?yàn)不存在全0碼,在某些場(chǎng)合下便于判別。8421奇偶校驗(yàn)碼如表1.3.2所示。

以8421碼的偶校驗(yàn)為例,只要對(duì)所有的信息位A、B、C、D進(jìn)行“模2加”,就可以得到校驗(yàn)位的代碼,即

將式(1.3.9)的結(jié)果取反就可以得到奇校驗(yàn)碼的校驗(yàn)位P'。

雙向奇偶校驗(yàn)如圖1.3.1所示,在水平和垂直兩個(gè)方向各加一個(gè)校驗(yàn)位,形成陣列碼。圖中每列是一個(gè)數(shù)據(jù)字,七位信息加一位校驗(yàn)位P,P是垂直冗余校驗(yàn)(VRC,VerticalRedundancyCheek),它分別對(duì)每個(gè)碼字進(jìn)行奇偶校驗(yàn)。橫行第十六個(gè)碼字用作校驗(yàn)字,它是水平冗余校驗(yàn)(LRC,LateralRedundancyCheek),它分別對(duì)數(shù)據(jù)塊每一位進(jìn)行奇偶校驗(yàn)。校驗(yàn)字的最后一位E是對(duì)校驗(yàn)位進(jìn)行奇偶校驗(yàn)的,當(dāng)信息的奇偶性無(wú)錯(cuò)時(shí)指示為0,有錯(cuò)時(shí)指示為1。如果信息的某一位出錯(cuò),則可以從VRC和LRC的指示中確定錯(cuò)誤的位置,并對(duì)該位進(jìn)行糾正。圖1.3.1雙向奇偶校驗(yàn)示意圖

1.4三種基本邏輯運(yùn)算

邏輯代數(shù)是分析和設(shè)計(jì)數(shù)字電路必不可少的數(shù)學(xué)工具。邏輯代數(shù)中的邏輯運(yùn)算遵循著一定的邏輯規(guī)律,可用字母表示變量,稱(chēng)為邏輯變量,這一點(diǎn)與普通代數(shù)相同,但兩種代數(shù)中變量的含義卻有著本質(zhì)上的區(qū)別。邏輯變量只有兩個(gè)值,即0和1,0和1并不表示數(shù)量的大小或多少,它們只表示兩個(gè)對(duì)立的邏輯狀態(tài)。

邏輯運(yùn)算的邏輯關(guān)系可以用多種形式描述,如語(yǔ)句、邏輯表達(dá)式、表格及圖形等。

邏輯代數(shù)中有三種基本邏輯運(yùn)算,即與運(yùn)算———邏輯乘法運(yùn)算;或運(yùn)算———邏輯加法運(yùn)算;非運(yùn)算———邏輯求反運(yùn)算。

1.4.1與運(yùn)算

只有當(dāng)決定一事件的條件全部具備之后,這一事件才會(huì)發(fā)生,這種因果關(guān)系稱(chēng)為與邏輯。圖1.4.1(a)表示一個(gè)簡(jiǎn)單的與邏輯電路。電壓U通過(guò)開(kāi)關(guān)S1和S2向指示燈L供電。當(dāng)S1和S2都閉合(全部條件同時(shí)具備)時(shí),燈就亮(事件發(fā)生),否則,燈就不亮(事件不發(fā)生)。

假如設(shè)定開(kāi)關(guān)閉合和燈亮用1表示,開(kāi)關(guān)斷開(kāi)和燈熄滅用0表示,上述邏輯關(guān)系可以用表格描述,如表1.4.1所示。這種描述輸入邏輯變量取值的所有組合與輸出函數(shù)值對(duì)應(yīng)關(guān)系的表格稱(chēng)為真值表。圖1.4.1與邏輯電路及邏輯符號(hào)

上述的邏輯關(guān)系也可以用函數(shù)關(guān)系式表示,稱(chēng)為邏輯表達(dá)式。與邏輯的表達(dá)式為

F=A·B

上式讀作“F等于A與B”。式中“·”表示A和B之間的與運(yùn)算,即邏輯乘。在不至于混淆的情況下,可將“·”省略。

實(shí)現(xiàn)與運(yùn)算的邏輯電路稱(chēng)為與門(mén),其邏輯符號(hào)如圖1.4.1(b)所示。

1.4.2或運(yùn)算

當(dāng)決定一事件的所有條件中任一條件具備時(shí),事件就發(fā)生,這種因果關(guān)系稱(chēng)為或邏輯。

圖1.4.2(a)表示一個(gè)簡(jiǎn)單的或邏輯電路。電壓U通過(guò)開(kāi)關(guān)S1或S2向指示燈L供電。當(dāng)S1或者S2閉合(任一條件具備)時(shí),燈就亮(事件發(fā)生)。

假如設(shè)定開(kāi)關(guān)閉合和燈亮用1表示,開(kāi)關(guān)斷開(kāi)和燈熄滅用0表示,上述邏輯關(guān)系可以用真值表描述,如表1.4.2所示。圖1.4.2或邏輯電路及邏輯符號(hào)

用邏輯表達(dá)式表示或運(yùn)算的邏輯關(guān)系為

F=A+B(1.4.2)

上式讀作“F等于A或B”。式中“+”是表示或運(yùn)算的運(yùn)算符號(hào),即邏輯加。

實(shí)現(xiàn)或運(yùn)算的邏輯電路稱(chēng)為或門(mén),其邏輯符號(hào)如圖1.4.2(b)所示。

1.4.3非運(yùn)算

當(dāng)條件具備時(shí),事件不發(fā)生,條件不具備時(shí),事件就發(fā)生,這種因果關(guān)系稱(chēng)為非邏輯。

圖1.4.3(a)表示一個(gè)非邏輯電路。當(dāng)開(kāi)關(guān)S閉合(條件具備)時(shí),指示燈不亮(事件不發(fā)生);當(dāng)開(kāi)關(guān)S斷開(kāi)(條件不具備)時(shí),指示燈亮(事件發(fā)生)。

假如設(shè)定開(kāi)關(guān)閉合和燈亮用1表示,開(kāi)關(guān)斷開(kāi)和燈熄滅用0表示,非邏輯關(guān)系可以用真值表表示如表1.4.3所示。圖1.4.3非邏輯電路及其邏輯符號(hào)

非邏輯的邏輯表達(dá)式為

式中,變量A上的“-”表示非運(yùn)算,讀作“A非”,通常稱(chēng)A為原變量,A為反變量。

實(shí)現(xiàn)非運(yùn)算的邏輯電路稱(chēng)為非門(mén),其邏輯符號(hào)如圖1.4.3(b)所示。

在數(shù)字邏輯電路中,采用一些邏輯符號(hào)表示上述三種基本邏輯關(guān)系,如圖1.4.4所示。圖中(1)是國(guó)家標(biāo)準(zhǔn)《電氣圖形符號(hào)》中“二進(jìn)制邏輯單元”的圖形符號(hào);(2)是過(guò)去沿用的圖形符號(hào);(3)是國(guó)外資料中常用的圖形符號(hào)。圖1.4.4基本邏輯的邏輯符號(hào)

在數(shù)字邏輯電路中,把能實(shí)現(xiàn)基本邏輯關(guān)系的基本單元電路稱(chēng)為邏輯門(mén)電路。把能實(shí)現(xiàn)“與”邏輯的基本單元電路稱(chēng)為“與”門(mén);把能實(shí)現(xiàn)“或”邏輯的基本單元電路稱(chēng)為“或”門(mén);把能實(shí)現(xiàn)“非”邏輯的基本單元電路稱(chēng)為“非”門(mén)(或稱(chēng)為反相器)。圖1.4.4所示的邏輯符號(hào)也用于表示相應(yīng)的邏輯門(mén)。

1.4.4常用復(fù)合邏輯

在邏輯代數(shù)中,除了最基本的“與”“或”“非”三種基本運(yùn)算外,還常采用一些復(fù)合邏輯運(yùn)算。

1.“與非”———“NAND”邏輯

“與非”邏輯是“與”邏輯運(yùn)算和“非”邏輯運(yùn)算的復(fù)合,它是將輸入變量先進(jìn)行“與”運(yùn)算,然后再進(jìn)行“非”運(yùn)算,其表達(dá)式為

“與非”邏輯真值表如表1.4.4所示。由真值表可知,對(duì)于“與非”邏輯,只要輸入變量中有一個(gè)為0,輸出就為1,只有當(dāng)輸入變量全部為1時(shí),輸出才為0,其邏輯符號(hào)如圖1.4.5(a)所示。圖1.4.5復(fù)合邏輯符號(hào)

2.“或非”———“NOR”邏輯

“或非”邏輯是“或”邏輯運(yùn)算和“非”邏輯運(yùn)算的復(fù)合,它是將輸入變量先進(jìn)行“或”運(yùn)算,然后再進(jìn)行“非”運(yùn)算,其表達(dá)式為

“或非”邏輯的真值表如表1.4.5所示,由真值表可見(jiàn),對(duì)于“或非”邏輯,只要輸入變量中有一個(gè)為1,輸出就為0,只有當(dāng)輸入變量全部為0時(shí),輸出才為1,其邏輯符號(hào)如圖1.4.5(b)所示。

3.“與或非”———“AND-OR-INVERT”邏輯

“與或非”邏輯是“與”邏輯運(yùn)算和“或非”邏輯運(yùn)算的復(fù)合,它是先將輸入變量A、B及C、D進(jìn)行“與”運(yùn)算,然后再進(jìn)行“或非”運(yùn)算,其表達(dá)式為

“與或非”運(yùn)算的邏輯符號(hào)如圖1.4.5(c)所示。

1.5邏輯代數(shù)基本定理

1.5.1邏輯函數(shù)的基本定理分析數(shù)字系統(tǒng)、設(shè)計(jì)邏輯電路、簡(jiǎn)化邏輯函數(shù),都需要借助于邏輯代數(shù)。應(yīng)用邏輯代數(shù)的與、或、非三種基本運(yùn)算法則,可推導(dǎo)出邏輯運(yùn)算的基本定律,它是分析及簡(jiǎn)化邏輯電路的重要依據(jù)。

1.變量與常量的關(guān)系公式

2.交換律、結(jié)合律、分配律

3.邏輯代數(shù)的一些特殊規(guī)律

由表1.5.1可以看出,每個(gè)定律幾乎都是成對(duì)出現(xiàn)的。這些定律可以直接代入值“0”、“1”進(jìn)行驗(yàn)證,也可用真值表檢驗(yàn)等式左邊和右邊的邏輯函數(shù)是否一致。例如用真值表證明反演律,如表1.5.2所示。

注意:表1.5.1中所列出的基本定律,反映的是變量之間的邏輯關(guān)系,而不是數(shù)量之間的關(guān)系,這與初等代數(shù)的運(yùn)算法則是不相同的。邏輯代數(shù)中無(wú)減法和除法,故無(wú)移項(xiàng)法,這一點(diǎn)在使用中應(yīng)該注意。

1.5.2基本規(guī)則

邏輯代數(shù)中有三個(gè)重要規(guī)則,可將原有的公式加以擴(kuò)展從而推出一些新的運(yùn)算公式。

1.代入規(guī)則

任何一個(gè)含有變量A的等式,如果將所有出現(xiàn)變量A的地方都代之以一個(gè)邏輯函數(shù)F,則等式仍然成立。有了代入規(guī)則,就可以將上述基本等式中的變量用某一邏輯函數(shù)來(lái)代替,從而擴(kuò)大了等式的應(yīng)用范圍。

例1.5.1已知等式(A+B)E=AE+BE,試證明將所有E的地方代之以(C+D),等式仍成立。

解:原等式左邊=(A+B)(C+D)=AC+AD+BC+BD

原等式右邊=A(C+D)+B(C+D)=AC+AD+BC+BD

所以等式的左邊與右邊相等。

注意:在使用代入規(guī)則時(shí),一定要把所有被代替變量都代之以同一函數(shù),否則不正確。

2.反演規(guī)則

3.對(duì)偶規(guī)則

設(shè)F是一個(gè)邏輯函數(shù)表達(dá)式,如果將F中所有的“·”換為“+”,所有的“+”換為“·”;所有的常量“0”換為常量“1”,所有常量“1”換為常量“0”,則得到一個(gè)新的函數(shù)表達(dá)式F*,F*稱(chēng)為F的對(duì)偶式。例如

注意:F的對(duì)偶式F*和F的反演式是不同的,在求F*時(shí)不需要將原變量和反變量互換。

1.5.3常用公式

1.5.3常用公式邏輯代數(shù)的常用公式有以下幾個(gè)。邏輯代數(shù)的常用公式有以下幾個(gè)。

1.5.4基本定律的應(yīng)用

1.證明等式

利用基本定律證明等式的成立。

2.邏輯函數(shù)不同形式的轉(zhuǎn)換

對(duì)于一個(gè)特定的邏輯問(wèn)題,其對(duì)應(yīng)的真值表是唯一的,而其邏輯函數(shù)的形式可以是多種多樣的。每一種邏輯函數(shù)表達(dá)式對(duì)應(yīng)一種邏輯電路,因此,實(shí)現(xiàn)一個(gè)邏輯問(wèn)題的邏輯電路也有多種形式。下面用例題加以說(shuō)明。圖1.5.1例1.5.5的邏輯電路圖

由此可見(jiàn),不管是以何種形式給出的邏輯函數(shù),總可以按照需要進(jìn)行轉(zhuǎn)換,這給設(shè)計(jì)帶來(lái)了便利———當(dāng)手頭缺少某種邏輯門(mén)器件時(shí),可以通過(guò)變換邏輯表達(dá)式,避免缺少的或沒(méi)有的邏輯門(mén)器件,而選用現(xiàn)有的其他器件代替。

3.邏輯函數(shù)的化簡(jiǎn)

根據(jù)邏輯表達(dá)式,可以畫(huà)出相應(yīng)的邏輯電路圖。同樣可以根據(jù)邏輯要求,歸納出邏輯表達(dá)式并得到與其相對(duì)應(yīng)的邏輯電路圖,但這不一定是最簡(jiǎn)的形式,因此需要運(yùn)用基本定律對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn),這稱(chēng)為代數(shù)法化簡(jiǎn)。

1.6邏輯函數(shù)及其表示方法

1.6.1邏輯函數(shù)的定義

當(dāng)輸入邏輯變量A、B、C、…的取值確定后,作為運(yùn)算結(jié)果的輸出邏輯變量值也隨之確定。輸入與輸出邏輯變量之間的對(duì)應(yīng)關(guān)系稱(chēng)為邏輯函數(shù),寫(xiě)作:

任何一個(gè)具體的因果邏輯關(guān)系都可以用邏輯函數(shù)描述。例如,一個(gè)三人表決器,其中A有否決權(quán),其邏輯關(guān)系如圖1.6.1所示。圖1.6.1三人表決器邏輯圖

A、B、C分別表示三人手中的開(kāi)關(guān),同意就合上開(kāi)關(guān)(1表示開(kāi)關(guān)閉合);否則,斷開(kāi)開(kāi)關(guān)(0表示開(kāi)關(guān)斷開(kāi))。表決通過(guò)則燈亮(1表示燈亮);否則燈暗(0表示燈暗)。則可將A、B、C的狀態(tài)和L的狀態(tài)用邏輯函數(shù)來(lái)表示:

L=F(A,B,C)

1.6.2邏輯函數(shù)的表示方法

1.邏輯真值表

描述邏輯函數(shù)輸入變量取值的所有組合和輸出取值對(duì)應(yīng)關(guān)系的表格稱(chēng)為邏輯真值表,簡(jiǎn)稱(chēng)真值表,即用表格的方式列出組合邏輯系統(tǒng)中所有可能的邏輯組合。

例1.6.1設(shè)有一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路,每一組信號(hào)燈由紅、黃、綠三盞燈組成。正常情況下,任何時(shí)刻必有一盞燈亮,而且只能有一盞燈亮,否則故障燈會(huì)發(fā)出信號(hào),提醒維護(hù)人員前去維修。試列出描述其邏輯關(guān)系的真值表。

解:設(shè)A、B、C為輸入邏輯變量,分別代表紅、黃、綠三種信號(hào)燈的狀態(tài),規(guī)定燈亮?xí)r為1,不亮?xí)r為0。F為輸出邏輯變量,代表故障燈的狀態(tài),沒(méi)有發(fā)生故障為0,有故障發(fā)生為1。根據(jù)題意可列出真值表如表1.6.1所示。

2.邏輯函數(shù)表達(dá)式

邏輯變量按一定運(yùn)算規(guī)律組成的數(shù)學(xué)表達(dá)式稱(chēng)為邏輯函數(shù)表達(dá)式,簡(jiǎn)稱(chēng)邏輯式或函數(shù)式,即用邏輯運(yùn)算符號(hào)如與、或、非等的組合表示邏輯函數(shù)輸入變量與輸出變量之間的邏輯關(guān)系。

例1.6.2將例1.6.1的邏輯關(guān)系用邏輯函數(shù)表達(dá)式描述。

解:參照表1.6.1的邏輯真值表,可寫(xiě)出邏輯函數(shù)表達(dá)式:

3.邏輯圖

用邏輯符號(hào)連接起來(lái)實(shí)現(xiàn)邏輯函數(shù)的圖稱(chēng)為邏輯圖,即將邏輯函數(shù)式中各變量之間的與、或、非等運(yùn)算關(guān)系用相應(yīng)的邏輯符號(hào)圖表示出來(lái),就可以得到表示輸入與輸出之間函數(shù)關(guān)系的邏輯圖。

例1.6.3根據(jù)例1.6.2的邏輯函數(shù)表達(dá)式畫(huà)出相對(duì)應(yīng)的邏輯門(mén)電路圖。

解:其對(duì)應(yīng)的邏輯門(mén)電路圖如圖1.6.2所示。圖1.6.2例1.6.3邏輯門(mén)電路圖

4.波形圖

波形圖可以反映邏輯變量之間時(shí)間順序的邏輯關(guān)系,即針對(duì)輸入變量的變化,以及輸入變量和輸出變量之間的邏輯關(guān)系,畫(huà)出相應(yīng)變化的波形圖。

例1.6.4已知例1.6.2的邏輯函數(shù)表達(dá)式的輸入變量波圖形如圖1.6.3所示,根據(jù)例1.6.2的邏輯關(guān)系畫(huà)出輸出波形圖1.6.3例1.6.4輸入變量波形圖

解:根據(jù)題意知其邏輯函數(shù)表達(dá)式為

根據(jù)輸入和輸出變量之間的邏輯關(guān)系可以畫(huà)出輸出波形,如圖1.6.4所示。圖1.6.4例1.6.4輸出變量波形圖

1.7邏輯函數(shù)的化簡(jiǎn)

1.7.1邏輯函數(shù)化簡(jiǎn)的意義邏輯函數(shù)的化簡(jiǎn)是邏輯設(shè)計(jì)中的一個(gè)重要課題。同一邏輯函數(shù)可以有繁簡(jiǎn)不同的表達(dá)式,實(shí)現(xiàn)它的電路也不同?；?jiǎn)的目的就是尋求一種最佳等效函數(shù)式,以便在用集成電路去實(shí)現(xiàn)此函數(shù)時(shí)能獲得速度快、可靠性高、集成電路塊數(shù)和輸入端數(shù)最少的電路。

邏輯代數(shù)的基本公式和常用公式多以與或邏輯式給出,由真值表得出的邏輯函數(shù)式,也常以與或函數(shù)形式出現(xiàn),而且簡(jiǎn)化與或邏輯函數(shù)式很方便。另外,與或函數(shù)式與其他任何形式的函數(shù)式之間的轉(zhuǎn)換,也很容易通過(guò)公式實(shí)現(xiàn)。例如:

邏輯函數(shù)的化簡(jiǎn)方法主要有代數(shù)化簡(jiǎn)法、卡諾圖化簡(jiǎn)法和列表法三種。但是,不論是哪種化簡(jiǎn)方法,它們利用的都是吸收律、重疊律、反演規(guī)則等一些基本公式和法則。因此,熟練掌握這些公式、法則,是學(xué)習(xí)各種化簡(jiǎn)方法的重要環(huán)節(jié)。

1.7.2代數(shù)化簡(jiǎn)法

運(yùn)用邏輯代數(shù)的基本公式和法則對(duì)邏輯函數(shù)進(jìn)行代數(shù)變換,消去多余項(xiàng)和多余變量,以期獲得最簡(jiǎn)函數(shù)式的方法就是代數(shù)化簡(jiǎn)法。

1.并項(xiàng)法

常用公式AB+AB=A將兩項(xiàng)合并為一項(xiàng)。

代數(shù)化簡(jiǎn)法的步驟是:首先將函數(shù)式轉(zhuǎn)換成“與或”函數(shù)式;然后用合并項(xiàng)法、吸收法和消去法去化簡(jiǎn)函數(shù)式;最后,再思考一下能否用配項(xiàng)法再進(jìn)行展開(kāi)化簡(jiǎn)。

從以上舉例可見(jiàn),利用基本定律和常用公式化簡(jiǎn)邏輯函數(shù),需要熟悉代數(shù)公式,并且需要具有一定的經(jīng)驗(yàn)和技巧。而且,有些邏輯函數(shù)式不易化簡(jiǎn)到最簡(jiǎn),其化簡(jiǎn)的結(jié)果不一定唯一,因此,代數(shù)化簡(jiǎn)法并不是一種非常簡(jiǎn)單方便的方法。

1.7.3卡諾圖化簡(jiǎn)法

為了更方便地進(jìn)行邏輯函數(shù)的化簡(jiǎn),人們創(chuàng)造了更系統(tǒng)、更簡(jiǎn)單、有規(guī)則可循的簡(jiǎn)化方法,卡諾圖化簡(jiǎn)法就是其中最常用的一種。利用此種方法,不需要特殊技巧,只需要按照簡(jiǎn)單的規(guī)則進(jìn)行化簡(jiǎn),一定能得到最簡(jiǎn)結(jié)果。

卡諾圖是邏輯函數(shù)的一種表示方法,它是按一種相鄰原則排列而成的最小項(xiàng)方格圖,利用相鄰不斷合并原則,使邏輯函數(shù)得到化簡(jiǎn)。

1.最小項(xiàng)與最大項(xiàng)

根據(jù)最大項(xiàng)的定義,同樣也可以得到它的主要性質(zhì),即:

(1)在輸入變量的任何取值下必有一個(gè)最大項(xiàng),且只有一個(gè)最大項(xiàng)的值為0。

(2)全體最大項(xiàng)之積為0。

(3)任意兩個(gè)最大項(xiàng)之和為1。

(4)只有一個(gè)變量不同的兩個(gè)最大項(xiàng)的乘積等于各相同變量之和。

如果將表1.7.1和表1.7.2進(jìn)行對(duì)比可發(fā)現(xiàn),最大項(xiàng)和最小項(xiàng)之間存在如下關(guān)系:

對(duì)于一個(gè)與或表達(dá)式,如果其中每個(gè)與項(xiàng)都是該邏輯函數(shù)的一個(gè)最小項(xiàng),則稱(chēng)此與或表達(dá)式為該邏輯函數(shù)的最小項(xiàng)表達(dá)式。對(duì)于給定的邏輯函數(shù),利用邏輯代數(shù)的基本定理,一般可通過(guò)去非號(hào)、去括號(hào)、配項(xiàng)等步驟求出其最小項(xiàng)表達(dá)式。

2.表示最小項(xiàng)的卡諾圖

任意一個(gè)n變量的邏輯函數(shù),其最小項(xiàng)的個(gè)數(shù)最多為2n。為了用圖形形象地表示最小項(xiàng)并利用其進(jìn)行邏輯函數(shù)化簡(jiǎn),美國(guó)工程師卡諾(Karnaugh)先生首先提出了n變量最小項(xiàng)的卡諾圖表示法,即每一個(gè)最小項(xiàng)用一個(gè)小方塊表示,小方塊的排列滿足具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰。根據(jù)這一原理,可以得到二變量、三變量、四變量等邏輯函數(shù)的卡諾圖,如圖1.7.1所示。圖1.7.1二變量、三變量、四變量邏輯函數(shù)卡諾圖

所謂幾何相鄰項(xiàng),包含三種情況:一是相接,即緊挨著的最小項(xiàng);二是相對(duì),即任意一行或一列的兩頭;三是相重,即對(duì)折起來(lái)位置重合。

所謂邏輯相鄰是指兩個(gè)最小項(xiàng)中只有一個(gè)變量形式不同。例如在四變量的卡諾圖中,m7有四個(gè)幾何相鄰項(xiàng)m3、m5、m6、m15,即

當(dāng)用卡諾圖表示兩個(gè)以上變量的邏輯函數(shù)時(shí),橫縱方向上的輸入變量組合不是按照通常習(xí)慣的00、01、10、11順序排列的,而是調(diào)換了10和11的位置,目的是形成卡諾圖中幾何相鄰的兩項(xiàng)也邏輯相鄰。這一點(diǎn)對(duì)于化簡(jiǎn)非常重要。

卡諾圖的主要缺點(diǎn)是隨著輸入變量的增加,圖形將變得很復(fù)雜,因此,一般很少采用五變量以上的卡諾圖進(jìn)行邏輯函數(shù)的化簡(jiǎn)。

3.用卡諾圖表示邏輯函數(shù)

用卡諾圖表示給定的邏輯函數(shù),其一般步驟是:求該邏輯函數(shù)的最小項(xiàng)表達(dá)式;作與其邏輯函數(shù)的變量個(gè)數(shù)相對(duì)應(yīng)的卡諾圖;然后在卡諾圖的這些最小項(xiàng)對(duì)應(yīng)的小方塊中填入1,在其余的地方填入0,即可得到表示該邏輯函數(shù)的卡諾圖。也就是說(shuō),任何一個(gè)邏輯函數(shù)都等于它的卡諾圖中填1的那些小方塊所對(duì)應(yīng)的最小項(xiàng)之和。

作四變量卡諾圖,并在對(duì)應(yīng)函數(shù)表達(dá)式中最小項(xiàng)的小方塊內(nèi)填入1,其余位置填入0,即得到所給邏輯函數(shù)的卡諾圖,如圖1.7.2所示。圖1.7.2例1.7.11的卡諾圖

例1.7.12已知邏輯函數(shù)的卡諾圖如圖1.7.3所示,試寫(xiě)出該邏輯函數(shù)的表達(dá)式。圖1.7.3例1.7.12的卡諾圖

4.用卡諾圖化簡(jiǎn)邏輯函數(shù)

邏輯函數(shù)的卡諾圖化簡(jiǎn)法,是根據(jù)其幾何位置相鄰與邏輯相鄰一致的特點(diǎn),在卡諾圖中直觀地找到具有邏輯相鄰的最小項(xiàng)進(jìn)行合并,消去不同因子。

1)卡諾圖化簡(jiǎn)邏輯函數(shù)的一般步驟

(1)求所給邏輯函數(shù)的最小項(xiàng)表達(dá)式;

(2)畫(huà)出表示該邏輯函數(shù)的卡諾圖;

(3)按照合并規(guī)律合并最小項(xiàng);

(4)求化簡(jiǎn)后的與或表達(dá)式。圖1.7.5例1.7.13的卡諾圖

2)畫(huà)卡諾圈的規(guī)則

(1)卡諾圈包圍的小方格數(shù)為2n個(gè)(n=0,1,2,…)。

(2)卡諾圈包圍的小方格數(shù)(圈內(nèi)變量)應(yīng)盡可能多,化簡(jiǎn)消去的變量就多;卡諾圈的個(gè)數(shù)盡可能少,則化簡(jiǎn)結(jié)果中的與項(xiàng)個(gè)數(shù)就少。

(3)允許重復(fù)圈方格,但每個(gè)卡諾圈內(nèi)至少應(yīng)有一個(gè)新方格。

(4)卡諾圈內(nèi)的方格必須滿足相鄰關(guān)系。

例1.7.14化簡(jiǎn)F(A,B,C,D)=∑m(0,2,5,6,7,8,9,10,11,14,15)。

解:其卡諾圖及化簡(jiǎn)過(guò)程如圖1.7.6所示。由圖示化簡(jiǎn)結(jié)果有圖1.7.6例1.7.14化簡(jiǎn)過(guò)程

例1.7.15化簡(jiǎn)F(A,B,C,D)=∑m(1,2,4,5,6,7,11,12,13,14)。

解:其卡諾圖及化簡(jiǎn)過(guò)程如圖1.7.7所示。由圖示化簡(jiǎn)結(jié)果有

若卡諾圖中各小方格被1占去了大部分,用包圍1的方法化簡(jiǎn)則會(huì)很麻煩,若用包圍0的方法則更簡(jiǎn)單。即求出非函數(shù),再對(duì)非函數(shù)求非,得到原函數(shù)。圖1.7.7例1.7.15化簡(jiǎn)過(guò)程

例1.7.16求F(A,B,C,D)=12,13,14,15)的反函數(shù)和或與表達(dá)式∑。圖1.7.8求例1.7.16的反函數(shù)

5.無(wú)關(guān)項(xiàng)及無(wú)關(guān)項(xiàng)的應(yīng)用

在分析某些具體的邏輯函數(shù)時(shí),經(jīng)常會(huì)遇到這樣一種情況,即輸入變量的取值不是任意的,其中某些取值組合不允許出現(xiàn)。

例如,一臺(tái)電動(dòng)機(jī)的正轉(zhuǎn)、反轉(zhuǎn)、停止?fàn)顩r分別用邏輯變量A、B、C表示,A=1表示正轉(zhuǎn),B=1表示反轉(zhuǎn),C=1表示停止。均為不允許出現(xiàn)的最小項(xiàng),稱(chēng)為約束項(xiàng),或稱(chēng)為禁止項(xiàng)。