CPLD實(shí)驗(yàn)報(bào)告掃描驅(qū)動(dòng)顯示電路設(shè)計(jì)

內(nèi)蒙古工業(yè)大學(xué)信息工程學(xué)院PAGE內(nèi)蒙古工業(yè)大學(xué)信息工程學(xué)院實(shí)驗(yàn)報(bào)告課程名稱：CPLD/FPGA應(yīng)用開(kāi)發(fā)技術(shù)實(shí)驗(yàn)名稱：掃描驅(qū)動(dòng)顯示電路設(shè)計(jì)實(shí)驗(yàn)類型：驗(yàn)證性□綜合性□設(shè)計(jì)性■實(shí)驗(yàn)室名稱：信息學(xué)院機(jī)房班級(jí)電子09-1班學(xué)號(hào)200920203061姓名：張佳興組別：同組人：成績(jī)：實(shí)驗(yàn)日期：2012年5月9日預(yù)習(xí)報(bào)告成績(jī)：指導(dǎo)教師審核（簽名）：年月日預(yù)習(xí)報(bào)告一、實(shí)驗(yàn)?zāi)康?．了解實(shí)驗(yàn)箱中8位七段數(shù)碼管顯示模塊的工作原理。2．熟悉VHDL硬件描述語(yǔ)言及設(shè)計(jì)專用數(shù)字集成電路的自頂向下的設(shè)計(jì)思想。3．掌握利用CPLD/FPGA設(shè)計(jì)8位七段數(shù)碼管掃描顯示驅(qū)動(dòng)電路的方法。二、實(shí)驗(yàn)設(shè)備1．計(jì)算機(jī)（配置為：P4CPU128M內(nèi)存）；2．MAX+plusⅡ開(kāi)發(fā)工具軟件；3．EL教學(xué)實(shí)驗(yàn)箱；4．萬(wàn)用表；5．DS5022M型雙蹤數(shù)字示波器；三、掃描原理為了減少8位顯示信號(hào)的接口連接線，實(shí)驗(yàn)箱中的數(shù)碼顯示采用掃描顯示工作模式。即8位數(shù)碼管的七段譯碼輸入（a,b,c,d,e,f,g）是并聯(lián)在一起的，而每一個(gè)數(shù)碼管是通過(guò)一個(gè)位選擇sel[2..0]來(lái)選定的。sel與數(shù)碼管之間是一3-8譯碼的關(guān)系，即sel為“000”第一個(gè)數(shù)碼管，sel為“111”時(shí)，選中第八個(gè)數(shù)碼管。四、設(shè)計(jì)任務(wù)本實(shí)驗(yàn)要求在給定子模塊程序的基礎(chǔ)上，畫(huà)出設(shè)計(jì)原理圖。自行編寫(xiě)頂層模塊程序，完成掃描顯示驅(qū)動(dòng)電路的設(shè)計(jì)，實(shí)現(xiàn)在8個(gè)數(shù)碼管上輪流顯示字符0－F的功能。五、設(shè)計(jì)要求1．要求在Max+plusⅡ平臺(tái)上用VHDL語(yǔ)言編寫(xiě)頂層模塊程序，調(diào)試、仿真成功后，下載至ALTEREPM7128SLC84-15芯片，再利用外接電路實(shí)現(xiàn)以上設(shè)計(jì)功能。2．掃描驅(qū)動(dòng)顯示電路有2個(gè)輸入端（clk,reset）,14個(gè)輸出端（a,b,c,d,e,f,g）和（y0,y1,y2,y3,y4,y5,y6,y7）,全部為TTL電平，管腳分配任意，如下圖所示。3．根據(jù)芯片特點(diǎn)，管腳分配時(shí)將時(shí)鐘信號(hào)分配給83腳，復(fù)位信號(hào)分配給1腳，使能信號(hào)分配給84腳。六、實(shí)驗(yàn)報(bào)告要求1．給出設(shè)計(jì)源程序、仿真結(jié)果、說(shuō)明設(shè)計(jì)思路。2．改變輸入時(shí)鐘信號(hào)的頻率，觀察實(shí)驗(yàn)結(jié)果如何改變。3．字符掃描顯示亮度與掃描頻率的關(guān)系，且讓人眼感覺(jué)不出閃爍現(xiàn)象的最低掃描頻率是多少？實(shí)驗(yàn)報(bào)告成績(jī)：指導(dǎo)教師審核（簽名）：年月日實(shí)驗(yàn)報(bào)告一、實(shí)驗(yàn)?zāi)康?．了解實(shí)驗(yàn)箱中8位七段數(shù)碼管顯示模塊的工作原理。2．熟悉VHDL硬件描述語(yǔ)言及設(shè)計(jì)專用數(shù)字集成電路的自頂向下的設(shè)計(jì)思想。3．掌握利用CPLD/FPGA設(shè)計(jì)8位七段數(shù)碼管掃描顯示驅(qū)動(dòng)電路的方法。二、實(shí)驗(yàn)設(shè)備1．計(jì)算機(jī)（配置為：P4CPU128M內(nèi)存）；2．MAX+plusⅡ開(kāi)發(fā)工具軟件；3．EL教學(xué)實(shí)驗(yàn)箱；4．萬(wàn)用表；5．DS5022M型雙蹤數(shù)字示波器；三、掃描原理為了減少8位顯示信號(hào)的接口連接線，實(shí)驗(yàn)箱中的數(shù)碼顯示采用掃描顯示工作模式。即8位數(shù)碼管的七段譯碼輸入（a,b,c,d,e,f,g）是并聯(lián)在一起的，而每一個(gè)數(shù)碼管是通過(guò)一個(gè)位選擇sel[2..0]來(lái)選定的。sel與數(shù)碼管之間是一3-8譯碼的關(guān)系，即sel為“000”第一個(gè)數(shù)碼管，sel為“111”時(shí)，選中第八個(gè)數(shù)碼管。實(shí)驗(yàn)結(jié)果分析：程序代碼：libraryieee;useieee.std_logic_1164.all;entitydispisport(clk,reset:instd_logic;a,b,c,d,e,f,g:outstd_logic;y:outstd_logic_vector(2downto0));enddisp;architecturebehaofdispiscomponentcounter16port(clk,clr:instd_logic;count:outstd_logic_vector(3downto0));endcomponent;componentdecdispport(datain:instd_logic_vector(3downto0);a,b,c,d,e,f,g:outstd_logic);endcomponent;componentyima3port(x:instd_logic_vector(2downto0);y:outstd_logic_vector(2downto0));endcomponent;signalcont:std_logic_vector(3downto0);signalsel3:std_logic_vector(2downto0);begind1:counter16portmap(clk=>clk,clr=>reset,count=>cont);d2:decdispportmap(datain=>cont,a=>a,b=>b,c=>c,d=>d,e=>e,f=>f,g=>g);d3:yima3portmap(x=>cont(2downto0),y=>y);endbeha;libraryieee;useieee.std_logic_1164.all;entityyima3isport(x:instd_logic_vector(2downto0);y:outstd_logic_vector(2downto0));endyima3;architecturebehaofyima3isbeginy<=x;endbeha;libraryieee;useieee.std_logic_1164.all;entitydecdispisport(datain:instd_logic_vector(3downto0);a,b,c,d,e,f,g:outstd_logic);enddecdisp;architecturebehaofdecdispissignaldataout:std_logic_vector(6downto0);begina<=dataout(6);b<=dataout(5);c<=dataout(4);d<=dataout(3);e<=dataout(2);f<=dataout(1);g<=dataout(0);process(datain)begincasedatainiswhen"0000"=>dataout<="1111110";when"0001"=>dataout<="0110000";when"0010"=>dataout<="1101101";when"0011"=>dataout<="1111001";when"0100"=>dataout<="0110011";when"0101"=>dataout<="1011011";when"0110"=>dataout<="1011111";when"0111"=>dataout<="1110000";when"1000"=>dataout<="1111111";when"1001"=>dataout<="1111011";when"1010"=>dataout<="1110111";when"1011"=>dataout<="0011111";when"1100"=>dataout<="1001110";when"1101"=>dataout<="0111101";when"1110"=>dataout<="1001111";when"1111"=>dataout<="1000111";whenothers=>dataout<="XXXXXXX";endcase;endprocess;endbeha;libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycounter16isport(clk,clr:instd_logic;count:outstd_logic_vector(3downto0);sel:outstd_logic_vector(2downto0));endcounter16;architecturebehaofcounter16issignalcnt:std_logic_vector(3downto0);beginprocess(clk,clr)beginifclr='0'thencnt<="0000";elsifclk='1'andclk'eventthencnt<=cnt+'1';endif;count<=cnt;sel<=cnt(2downto0);endprocess;endbeha;程序編譯仿真結(jié)果：管腳分配圖：實(shí)驗(yàn)心得體會(huì)做完EDA實(shí)驗(yàn)，我感到受益匪淺。這不僅使我了解了EDA的實(shí)驗(yàn)系統(tǒng)，學(xué)習(xí)了MAX+PLUSⅡ軟件的使用，掌握了基本的電路設(shè)計(jì)流程、方法以及技巧，更增強(qiáng)了我對(duì)EDA設(shè)計(jì)的興趣。在實(shí)驗(yàn)的過(guò)程中，老師又結(jié)合實(shí)際詳細(xì)的教了我們VHDL語(yǔ)言的基本指令及編程方法，教我們熟悉了在PC機(jī)上運(yùn)用MAX+PLUSⅡ軟件和EPLD進(jìn)行電路設(shè)計(jì)的設(shè)計(jì)和仿真過(guò)程。之后，老師為我們布置了實(shí)驗(yàn)任務(wù)，開(kāi)始