實驗5 組合邏輯電路(加法器)_第1頁
實驗5 組合邏輯電路(加法器)_第2頁
實驗5 組合邏輯電路(加法器)_第3頁
實驗5 組合邏輯電路(加法器)_第4頁
實驗5 組合邏輯電路(加法器)_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

實驗四

半加器、全加器一、實驗目的

1．熟悉數(shù)據(jù)實驗箱的測試及使用方法

2.掌握常用集成電路的結(jié)構(gòu)與連線方式

2．驗證半加器、全加器的邏輯功能及測試方法二、實驗設備1．數(shù)字電子實驗箱2．元器件:74LS00，74LS02，74LS04，74LS86集成芯片各一塊3．連接導線若干

74LS00和74LS86的引腳排列圖=1=1=1=174LS86四異或門1GND42VCC3148126131071159&&&&74LS00四2輸入端與非門1423675GND148121310119VCC

74LS04和74LS02的引腳排列圖74LS04六非門GNDVCC148121310119114236751111174LS02四或非門1GND42VCC3148126131071159≥1≥1≥1≥1

數(shù)字實驗箱面板圖1．用邏輯門組成半加器三、實驗內(nèi)容及步驟：輸入

輸出AiBi

Si

C

i

00011011BiAiCiSi=11&526374LS861174LS002374LS04測量真值表2．用邏輯門組成全加器邏輯函數(shù)測量真值表三、實驗內(nèi)容及步驟：輸入

輸出AiBiCi-1

Si

Ci0000010100111001011101112．用邏輯門組成全加器

(邏輯電路圖）三、實驗內(nèi)容及步驟：=1=1&1≥11&Si1AiBiCi-1Ci8686000402000404四、實驗報告

1．整理實驗數(shù)據(jù)及結(jié)果，按要求填寫表格。

2．討論器件的作用，全加器中使用各器件多少片，在全加器電路圖中標出各引線對應各器件的引腳號。

五、思

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論