第20章 組合邏輯電路(上)

第20章組合邏輯電路20.3脈沖信號20.4晶體管的開關(guān)作用20.5分立元件門電路20.7MOS門電路20.6TTL門電路20.2邏輯代數(shù)20.1數(shù)字電路基礎(chǔ)1.掌握基本門電路的邏輯功能、邏輯符號、真值表和邏輯表達(dá)式。了解TTL門電路、CMOS門電路的特點(diǎn)。3.會分析和設(shè)計簡單的組合邏輯電路。理解加法器、編碼器、譯碼器等常用組合邏輯

電路的工作原理和功能。5.學(xué)會數(shù)字集成電路的使用方法。本章要求：2.會用邏輯代數(shù)的基本運(yùn)算法則化簡邏輯函數(shù)。第20章組合邏輯電路20.1數(shù)字電路基礎(chǔ)數(shù)字電子技術(shù)則是一門研究數(shù)字信號的產(chǎn)生、整形、編碼、運(yùn)算、記憶、計數(shù)、存儲、分配、測量和傳輸?shù)目茖W(xué)技術(shù)，簡單的說是用數(shù)字信號去實(shí)現(xiàn)運(yùn)算、控制和測量的科學(xué)。在數(shù)字電子技術(shù)中，能實(shí)現(xiàn)上述功能的電路稱為“數(shù)字電路”。20.1數(shù)字電路基礎(chǔ)有一種物理量，它們在時間上和數(shù)量上是不連續(xù)的，它們的數(shù)量大小和每次的增減變化都是某一個最小單位的整數(shù)倍，而小于這個最小單位的數(shù)值是沒有物理意義的。這一類物理量稱為數(shù)字量，表示數(shù)字量的電信號稱為數(shù)字信號。數(shù)字信號由0和1兩種數(shù)值組成。數(shù)字信號可以進(jìn)行兩種運(yùn)算，即算術(shù)運(yùn)算和邏輯運(yùn)算。數(shù)字信號0和1表示的是數(shù)量的大小，則它們進(jìn)行的是算術(shù)運(yùn)算。表示的是兩種不同的狀態(tài)，則它們進(jìn)行的是邏輯運(yùn)算。

111100020.1數(shù)字電路基礎(chǔ)數(shù)字電路的優(yōu)點(diǎn)：(1)便于高度的集成化；(2)工作準(zhǔn)確可靠，抗干擾能力強(qiáng)；(3)數(shù)字信息便于長期保存；(4)數(shù)字集成電路產(chǎn)品系列多、通用性強(qiáng)

且成本低；(5)保密性好；(6)可同時進(jìn)行數(shù)值計算和邏輯運(yùn)算；20.1數(shù)字電路基礎(chǔ)數(shù)字電路分類：(1)根據(jù)電路結(jié)構(gòu)不同，可分為分立元件電路和集成電路兩大類；(2)根據(jù)集成的密度不同，可分為大、中、小、超大規(guī)模集成電路；(3)根據(jù)半導(dǎo)體導(dǎo)電類型的不同，可分為雙極型電路和單極型電路；(4)根據(jù)電路特點(diǎn)不同：組合邏輯電路和時序邏輯電路。20.2邏輯代數(shù)

邏輯代數(shù)（又稱布爾代數(shù)），它是分析設(shè)計邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。

邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。20.2.1基本邏輯運(yùn)算1、與邏輯運(yùn)算與邏輯的定義：僅當(dāng)決定事件Y發(fā)生的所有條件（A，B，C，…）均滿足時，事件Y才能發(fā)生。表達(dá)式為：Ｙ＝ＡＢ…真值表ABE電路圖10BYA100011000120.2.1基本邏輯運(yùn)算2、或邏輯運(yùn)算或邏輯的定義：當(dāng)決定事件Y發(fā)生的各種條件（A，B，C，…)中，只要有一個或多個條件具備，事件Y就發(fā)生。表達(dá)式為：Ｙ＝Ａ＋Ｂ＋Ｃ＋…真值表ABE電路圖10BYA100011011120.2.1基本邏輯運(yùn)算3、非運(yùn)算非邏輯指的是邏輯的否定。當(dāng)決定事件Y發(fā)生的條件（A）滿足時，事件不發(fā)生；條件（A）不滿足，事件反而發(fā)生。表達(dá)式為：Ｙ＝Ａ真值表AE電路圖RYAY011020.2.2復(fù)合邏輯運(yùn)算(1)與非邏輯運(yùn)算：它是將邏輯變量先進(jìn)行與運(yùn)算再進(jìn)行非運(yùn)算。表達(dá)式為：F=AB(2)或非邏輯運(yùn)算：它是將邏輯變量先進(jìn)行或運(yùn)算再進(jìn)行非運(yùn)算。其表達(dá)式為：F=A+B(3)與或非邏輯運(yùn)算：它是將邏輯變量先進(jìn)行與運(yùn)算后進(jìn)行或運(yùn)算再進(jìn)行非運(yùn)算。其表達(dá)式為：F=AB+CD20.2.2復(fù)合邏輯運(yùn)算(4)同或運(yùn)算：如果當(dāng)兩個邏輯變量A和B相同時，

邏輯函數(shù)F等于1，否則F等于0。(5)異或運(yùn)算：如果當(dāng)兩個邏輯變量A和B相異時，

邏輯函數(shù)F等于1，否則F等于0。F=A?B=AB+AB－－1.常量與變量的關(guān)系20.2.3邏輯代數(shù)基本定律2.邏輯代數(shù)的基本運(yùn)算法則自等律0-1律重疊律還原律互補(bǔ)律交換律2.邏輯代數(shù)的基本運(yùn)算法則普通代數(shù)不適用！證:結(jié)合律分配律A+1=1

AA=A.110011111100反演律(摩根定律)列狀態(tài)表證明：AB0001101111100100000016

例如，已知等式，用函數(shù)Y=AC代替等式中的A，根據(jù)代入規(guī)則，等式仍然成立，即有：（1）代入規(guī)則：任何一個含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個邏輯函數(shù)代替，則等式仍然成立。這個規(guī)則稱為代入規(guī)則。20.2.4邏輯代數(shù)基本運(yùn)算規(guī)則（2）反演規(guī)則：對于任何一個邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)Y（或稱反函數(shù)）。這個規(guī)則稱為反演規(guī)則。例如：20.2.4邏輯代數(shù)基本運(yùn)算規(guī)則18（3）對偶規(guī)則：對于任何一個邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個新的函數(shù)表達(dá)式Y(jié)＇，Y＇稱為函Y的對偶函數(shù)。這個規(guī)則稱為對偶規(guī)則。例如：對偶規(guī)則的意義在于：如果兩個函數(shù)相等，則它們的對偶函數(shù)也相等。利用對偶規(guī)則,可以使要證明及要記憶的公式數(shù)目減少一半。例如：20.2.4邏輯代數(shù)基本運(yùn)算規(guī)則20.2.5邏輯函數(shù)的表示方法表示方法邏輯式真值表邏輯圖卡諾圖下面舉例說明這四種表示方法。例：有一T形走廊，在相會處有一路燈，在進(jìn)入走廊的A、B、C三地各有控制開關(guān)，都能獨(dú)立進(jìn)行控制。任意閉合一個開關(guān)，燈亮；任意閉合兩個開關(guān)，燈滅；三個開關(guān)同時閉合，燈亮。設(shè)A、B、C代表三個開關(guān)（輸入變量）；Y代表燈（輸出變量）。

1.列邏輯狀態(tài)表設(shè)：開關(guān)閉合其狀態(tài)為“1”，斷開為“0”燈亮狀態(tài)為“1”，燈滅為“0”用輸入、輸出變量的邏輯狀態(tài)（“1”或“0”）以表格形式來表示邏輯函數(shù)。三輸入變量有八種組合狀態(tài)n輸入變量有2n種組合狀態(tài)

0000

A

B

C

Y00110101011010011010110011112.邏輯式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”

用“與”“或”“非”等運(yùn)算來表達(dá)邏輯函數(shù)的表達(dá)式。(1)由邏輯狀態(tài)表寫出邏輯式對應(yīng)于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。一種組合中，輸入變量之間是“與”關(guān)系，

0000

A

B

C

Y0011010101101001101011001111各組合之間是“或”關(guān)系2.邏輯式反之，也可由邏輯式列出真值表。

0000

A

B

C

Y00110101011010011010110011113.邏輯圖YCBA&&&&&&&>1CBA4.卡諾圖24

卡諾圖：是由表示變量的所有可能取值組合的小方格所構(gòu)成的圖形。邏輯函數(shù)卡諾圖的填寫方法：在那些使函數(shù)值為1的變量取值組合所對應(yīng)的小方格內(nèi)填入1，其余的方格內(nèi)填入0，便得到該函數(shù)的卡諾圖。

卡諾圖是真值表的另外一種畫法，既保留了真值特性，又便于邏輯運(yùn)算。251、由真值表到邏輯圖的轉(zhuǎn)換真值表邏輯表達(dá)式或卡諾圖11最簡與或表達(dá)式化簡2

或2

20.2.6邏輯函數(shù)表示方法之間的轉(zhuǎn)換&畫邏輯圖3&&≥1ABCA最簡與或表達(dá)式&CBBAACABACYACBBAACY&&&ABCABAC若用與非門實(shí)現(xiàn)，將最簡與或表達(dá)式變換乘最簡與非-與非表達(dá)式32、由邏輯圖到真值表的轉(zhuǎn)換27邏輯圖邏輯表達(dá)式11最簡與或表達(dá)式化簡2&A≥1CBBAACY≥1≥12從輸入到輸出逐級寫出最簡與或表達(dá)式3真值表320.2.7邏輯函數(shù)的化簡

由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復(fù)雜；若經(jīng)過簡化，則可使用較少的邏輯門實(shí)現(xiàn)同樣的邏輯功能。從而可節(jié)省器件，降低成本，提高電路工作的可靠性。

利用邏輯代數(shù)變換，可用不同的門電路實(shí)現(xiàn)相同的邏輯功能?；喎椒ü椒ㄖZ圖法公式化簡法就是利用邏輯代數(shù)的定理公式進(jìn)行化簡。簡化的原則以項(xiàng)數(shù)最少，每一項(xiàng)所含的變量數(shù)最少為最佳。

合并項(xiàng)法可將兩項(xiàng)合并為一項(xiàng)，并消去B和這一對互補(bǔ)因子。A和B可以是任何復(fù)雜的邏輯式。利用公式1、與—或式的簡化20.2.7.1公式化簡法例：利用合并項(xiàng)法化簡下列邏輯函數(shù)?解吸收法利用A+AB=A吸收多余因子，A和B均可為任意復(fù)雜的邏輯函數(shù)。例:利用吸收法化簡邏輯函數(shù)

解

削去法利用公式削去多余的變量；削去多余項(xiàng)。利用公式例:利用削去法化簡下列邏輯函數(shù)解添項(xiàng)法利用公式進(jìn)行添項(xiàng)。利用所添的項(xiàng)與其他項(xiàng)進(jìn)行合并達(dá)到簡化目的。2、或—與式的簡化或—與式的簡化可采用直接公式簡化法或兩次對偶簡化法。例:化簡邏輯函數(shù)解一直接公式簡化法[削去]解二兩次對偶簡化法[吸收][削去][吸收]20.2.7.1.應(yīng)用卡諾圖化簡卡諾圖:是與變量的最小項(xiàng)對應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項(xiàng)。（1）最小項(xiàng)：對于n輸入變量有2n種組合,其相應(yīng)的乘積項(xiàng)也有2n個，則每一個乘積項(xiàng)就稱為一個最小項(xiàng)。其特點(diǎn)是每個輸入變量均在其中以原變量和反變量形式出現(xiàn)一次，且僅一次。如：三個變量，有8種組合，最小項(xiàng)就是8個，卡諾圖也相應(yīng)有8個小方格。在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)。(2)卡諾圖BA0101二變量BCA0010011110三變量二進(jìn)制數(shù)對應(yīng)的十進(jìn)制數(shù)編號AB00011110CD00011110四變量任意兩個相鄰最小項(xiàng)之間只有一個變量改變(2)卡諾圖(a)根據(jù)真值表畫出卡諾圖如:ABC00100111101111將輸出變量為“1”的填入對應(yīng)的小方格,為“0”的可不填。

0000

A

B

C

Y0011010101101001101011001111(2)卡諾圖(b)根據(jù)邏輯式畫出卡諾圖ABC00100111101111將邏輯式中的最小項(xiàng)分別用“1”填入對應(yīng)的小方格。如果邏輯式中最小項(xiàng)不全，可不填。如:注意：如果邏輯式不是由最小項(xiàng)構(gòu)成，一般應(yīng)先化為最小項(xiàng)，或按例7方法填寫。[例]試用卡諾圖表示邏輯函數(shù)

解：第一步，展開為最小項(xiàng)標(biāo)準(zhǔn)型第二步，用卡諾圖表示CDAB000111100010111111101111(3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC001001111011例解：畫出卡諾圖規(guī)則一：(a)將取值為“1”的相鄰小方格圈成圈。步驟1.卡諾圖2.合并最小項(xiàng)3.寫出最簡“與或”邏輯式(b)所圈取值為“1”的相鄰小方格的個數(shù)應(yīng)為2n

(n=0,1,2…)。(c)為了使函數(shù)最簡，圈要盡可能大。ABC001001111011(d)一個圈代表一個與項(xiàng)，由圈中取值未發(fā)生變化的變量構(gòu)成，如果變量取值為1則取原變量，取值為0則取反變量。ABC00100111101111規(guī)則二：為了使函數(shù)得到最佳簡化，圈過的1格可重復(fù)被圈，即合并圈可以部分重疊。規(guī)則三：若一個合并圈中所含的“1”格均被其他合并圈圈過則這個合并圈是多余的，必須消除。三個圈最小項(xiàng)分別為：寫出簡化邏輯式(3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111解：三個圈最小項(xiàng)分別為：

合并最小項(xiàng)

寫出簡化邏輯式卡諾圖化簡法：保留一個圈內(nèi)最小項(xiàng)的相同變量，而消去相反變量。00ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例6.應(yīng)用卡諾圖化簡邏輯函數(shù)(1)(2)解：寫出簡化邏輯式AB00011110CD000111101例7.應(yīng)用卡諾圖化簡邏輯函數(shù)111111111

含A均填“1”注意：1.圈的個數(shù)應(yīng)最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項(xiàng)。模擬信號：隨時間連續(xù)變化的信號20.3

脈沖信號模擬信號數(shù)字信號電子電路中的信號1.模擬信號正弦波信號t三角波信號t

處理模擬信號的電路稱為模擬電路。如整流電路、放大電路等，注重研究的是輸入和輸出信號間的大小及相位關(guān)系。

在模擬電路中，晶體管三極管通常工作在放大區(qū)。

2.脈沖信號

是一種躍變信號，并且持續(xù)時間短暫。尖頂波t矩形波t

處理數(shù)字信號的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號之間的邏輯關(guān)系。

在數(shù)字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，起開關(guān)的作用。脈沖信號正脈沖：脈沖躍變后的值比初始值高負(fù)脈沖：脈沖躍變后的值比初始值低如：0+3V0-3V正脈沖0+3V0-3V負(fù)脈沖脈沖幅度A脈沖上升沿tr

脈沖周期T脈沖下降沿tf

脈沖寬度tp

脈沖信號的部分參數(shù)：A0.9A0.5A0.1AtptrtfT實(shí)際的矩形波R20.4

晶體管的開關(guān)作用1.二極管的開關(guān)特性導(dǎo)通截止相當(dāng)于開關(guān)斷開相當(dāng)于開關(guān)閉合S3V0VSRRD3V0V2.三極管的開關(guān)特性飽和截止3V0VuO

0相當(dāng)于開關(guān)斷開相當(dāng)于開關(guān)閉合uO

UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V

由電子電路實(shí)現(xiàn)邏輯運(yùn)算時，它的輸入和輸出信號都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個固定的數(shù)值，而是有一定的變化范圍。20.5分立元件邏輯門電路

門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與前面所講過的基本邏輯關(guān)系相對應(yīng)。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。20.5.1

門電路的概念

電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負(fù)邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平20.5.2二極管“與”門電路1.電路2.工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y

為“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V20.5.2二極管“與”門電路3.邏輯關(guān)系：“與”邏輯即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表達(dá)式：

邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表20.5.3二極管“或”門電路1.電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-U12VRDADCABYDBC2.工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個為“1”，輸出Y

為“1”。20.5.3二極管“或”門電路3.邏輯關(guān)系：“或”邏輯即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達(dá)式：邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表20.5.4三極管“非”門電路+UCC-UBBARKRBRCYT10截止飽和邏輯表達(dá)式：Y=A“0”10“1”1.電路“0”“1”AY“非”門邏輯狀態(tài)表邏輯符號1AY“與非”門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：1Y“非”門“或非”門電路有“1”出“0”，全“0”出“1”1Y“非”門00010010101011001000011001001110ABYC“或非”門邏輯狀態(tài)表“或”門ABC>1“或非”門YABC>1Y=A+B+C邏輯表達(dá)式：例：根據(jù)輸入波形畫出輸出波形ABY1有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y220.6TTL門電路(三極管—三極管邏輯門電路)

TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點(diǎn)，目前分立元件電路已被集成電路替代。下面介紹集成“與非”門電路的工作原理、特性和參數(shù)。輸入級中間級輸出級20.6.1TTL“與非”門電路1.電路T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1E2E3E1B等效電路C多發(fā)射極三極管T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1“1”(3.6V)(1)輸入全為高電平“1”(3.6V)時2.工作原理4.3VT2、T5飽和導(dǎo)通鉗位2.1VE結(jié)反偏截止“0”(0.3V)

負(fù)載電流（灌電流）輸入全高“1”,輸出為低“0”1VT5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止

負(fù)載電流（拉電流）(2)輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”

流過E結(jié)的電流為正向電流VY

5-0.7-0.7

=3.6V5V有“0”出“1”全“1”出“0”“與非”邏輯關(guān)系00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：Y&ABC“與非”門(1)電壓傳輸特性：輸出電壓UO與輸入電壓Ui的關(guān)系。CDE3.TTL“與非”門特性及參數(shù)電壓傳輸特性測試電路01231234Ui/VUO/V&+5VUiUoVVABABCDE(2)TTL“與非”門的參數(shù)電壓傳輸特性典型值3.6V，

2.4V為合格典型值0.3V，

0.4V為合格輸出高電平電壓UOH輸出低電平電壓UOL輸出高電平電壓UOH和輸出低電平電壓UOLUO/V01231234Ui/VABDE低電平噪聲容限電壓UNL—保證輸出高電平電壓不低于額定值90%的條件下所允許疊加在輸入低電平電壓上的最大噪聲（或干擾）電壓。UNL=UOFF–UIL允許疊加干擾定量說明門電路抗干擾能力UOFF

UOFF是保證輸出為額定高電平的90%時所對應(yīng)的最大輸入低電平電壓。0.9UOH輸入低電平電壓UIL01231234Ui/VUO/V輸入高電平電壓UIHAB高電平噪聲容限電壓UNH—保證輸出低電平電壓的條件下所允許疊加在輸入高電平電壓上的最大噪聲（或干擾）電壓。UNH=UIH–UON允許疊加干擾定量說明門電路抗干擾能力UON

UON是保證輸出為額定低電平時所對應(yīng)的最小輸入高電平電壓。DE01231234Ui/VUO/V

指一個“與非”門能帶同類門的最大數(shù)目，它表示帶負(fù)載的能力。對于TTL“與非”門NO

8。輸入高電平電流IIH和輸入低電平電流IIL

當(dāng)某一輸入端接高電平，其余輸入端接低電平時，流入該輸入端的電流，稱為高電平輸入電流IIH（

A）。

當(dāng)某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流IIL（mA）。扇出系數(shù)NO10

當(dāng)某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流IIL

（mA）。

若要保證輸出為高電平，則對電阻值有限制RIIL<UNL&&Y11R平均傳輸延遲時間tpd50%50%tpd1tpd2TTL的tpd約在10ns~40ns，此值愈小愈好。輸入波形ui輸出波形uO20.6.2三態(tài)輸出“與非”門當(dāng)控制端為高電平“1”時，實(shí)現(xiàn)正常的“與非”邏輯關(guān)系

Y=A?B“1”1.電路截止控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT120.6.2三態(tài)輸出“與非”門“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT11.電路導(dǎo)通1V1V截止截止當(dāng)控制端為低電平“0”時，輸出Y處于開路狀態(tài)，也稱為高阻狀態(tài)。&YEBA邏輯符號

0

高阻0

0

1

1

0

1

11

1

0

111

1

10

表示任意態(tài)20.6.2三態(tài)輸出“與非”門三態(tài)輸出“與非”狀態(tài)表ABEY輸出高阻功能表三態(tài)門應(yīng)用：可實(shí)現(xiàn)用一條總線分時傳送幾個不同的數(shù)據(jù)或控制信號?！?”“0”“0”如圖所示：總線&A1B1E1&A2B2E2&A3B3E3A1

B11.電路有源負(fù)載&YCBA邏輯符號T5Y

R3AB

CR2R1T2+5VT1RLU

20.6.3集電極開路“與非”門電路(OC門)OC門的特點(diǎn)：1.輸出端可直接驅(qū)動負(fù)載如：Y&CBAKA+24VKA~2202.幾個輸出端可直接相聯(lián)&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3U