數(shù)字電路與邏輯設(shè)計(jì)第09章：半導(dǎo)體存儲器

第9章半導(dǎo)體存儲器半導(dǎo)體存儲器：

存儲大量二值信息（或稱為二值數(shù)據(jù)）的半導(dǎo)體器件。用途：在計(jì)算機(jī)或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。半導(dǎo)體存儲器只讀存儲器(ROM)

讀寫存儲器或隨機(jī)存儲器(RAM)

串行存儲器9.1只讀存儲器（ROM）ROM的分類：按使用器件類型分類：二極管、雙極型、MOS型按存儲內(nèi)容寫入方式分類：1）固定ROM

2）可編程ROM

3）可擦除可編程ROMROM：ReadOnlyMemory只能讀出存儲器中已有的信息；切斷電源后，信息也不會丟失。1）固定ROM：也叫掩膜ROM。利用掩膜技術(shù)把信息寫入存儲器，

用戶不能更改。3）可擦可編程ROM(EPROM)ErasablePROM

2）可編程ROM(PROM）ProgrammableROM

出廠時(shí)存儲內(nèi)容為全“0”或全“1”，

用戶只能改寫一次用戶可多次改寫EPROM又可分為：

UVEPROM：

UltraVioletErasablePROM紫外線擦除

EEPROM/E2PROM：

ElectricallyErasablePROM電信號擦除

Flashmemory：快閃存儲器

新一代電信號擦除9.1.1ROM的結(jié)構(gòu)與工作原理存儲矩陣M×N輸出電路b0b1

…bN-1

D0D1…DN-1地址譯碼器W0…A0W1WM-1…A1AKROM的結(jié)構(gòu)框圖：ROM的結(jié)構(gòu)由地址譯碼器、存儲單元矩陣、輸出

電路組成。

字線位線存儲容量：寫成“字?jǐn)?shù)×位數(shù)”的形式。即：“M×N”

存儲矩陣M×N輸出電路b0b1

…bN-1

D0D1…DN-1地址譯碼器W0…A0W1WM-1…A1AK存儲器以字為單位存取，每字包含若干位。每個(gè)字分配一個(gè)地址，因此內(nèi)部有地址譯碼器。習(xí)題9.7

有容量為256×4,64K×1,1M×8,128K×16位的ROM,試分別回答:1）這些ROM有多少個(gè)基本存儲單元?2）這些ROM每次訪問幾個(gè)基本存儲單元?3）這些ROM有多少個(gè)地址線?

(1)

分別有1024個(gè),1024×64個(gè),1M×8,128K×16個(gè)。

(2)

分別為4個(gè),1個(gè),8個(gè),16個(gè)

(3)

分別有8,16,20,17條地址線2）ROM的工作原理

舉例：4×4位二極管ROM。11D3D2D11D0驅(qū)動器輸出電路存儲矩陣地址譯碼器b3b2b1b0字線

W0W1W2W3111位線VCCA1A03）ROM的邏輯關(guān)系：ROM屬于組合邏輯電路，即給定一定輸入

（地址），存儲器相應(yīng)地給出一種輸出（存儲的字）。

譯碼器：將輸入地址變量譯成地址碼，完成的是

邏輯“與”功能。

存儲矩陣和輸出電路部分所實(shí)現(xiàn)的邏輯功能是邏

輯“或”運(yùn)算。

進(jìn)行ROM電路的分析和設(shè)計(jì)，常用陣列圖來表示

ROM的結(jié)構(gòu)。

圖9.1.3ROM的陣列圖“黑點(diǎn)”代表輸入、輸出間應(yīng)具有的邏輯關(guān)系（“與邏輯”或者“或邏輯”）D0D1A1A0A1A0W0W3W2W1D2D3與陣列或陣列圖9.1.3ROM的陣列圖D0D1A1A0A1A0W0W3W2W1D2D3與陣列或陣列ROM陣列中，與陣列固定，或陣列可變。因此可根據(jù)需要實(shí)現(xiàn)任意組合邏輯電路。圖9.1.3ROM的陣列圖D0D1A1A0A1A0W0W3W2W1D2D3與陣列或陣列9.1.7ROM的應(yīng)用

ROM不僅可作為存儲器，在實(shí)現(xiàn)組合邏輯函數(shù)等方面得到了廣泛應(yīng)用。

1.實(shí)現(xiàn)組合邏輯函數(shù)

例9.1.1試用ROM實(shí)現(xiàn)如下組合邏輯函數(shù)?；捎勺钚№?xiàng)組成的標(biāo)準(zhǔn)“與-或”式,即解:采用有3位地址碼、2位數(shù)據(jù)輸出的8字×2位ROM。ROM陣列如圖所示：111(D1)(D0)F2F1ABC補(bǔ)充：試用ROM實(shí)現(xiàn)如下組合邏輯函數(shù)。9.2隨機(jī)存儲器(RAM)能在存儲器中任意指定的存儲單元隨時(shí)寫入或

讀出信息；斷電時(shí)，原寫入的信息會隨時(shí)消失。

根據(jù)存儲單元的工作原理，可分為：SRAM

（StaticRandomAccessMemory）DRAM

（DynamicRandomAccessMemory）RAM:RandomAccessMemory

9.2.1靜態(tài)RAM(SRAM)

靠觸發(fā)器的自保功能存儲數(shù)據(jù)，一旦電源斷開，

所存信息丟失。由存儲矩陣、地址譯碼器和讀寫控制電路組成。X0X1X2X3X31X30Y0Y1Y7列譯碼器行譯碼器A5A6A7A0A1A2A3A4R/W控制電路讀/寫R/W片選CSI/O圖9.2.1RAM結(jié)構(gòu)示意圖與ROM相比，多了讀/寫(R/W)端。

X0X1X2X3X31X30Y0Y1Y7列譯碼器行譯碼器A5A6A7A0A1A2A3A4R/W控制電路讀/寫R/W片選CSI/O

存儲矩陣：

例：容量為256字×4位的存儲器，具有1024個(gè)基本存儲單元。矩陣：32行×32列。由于每個(gè)字占用4個(gè)存儲單元，所以每4列為一個(gè)字列。X0X1X2X3X31X30Y0Y1Y7列譯碼器行譯碼器A5A6A7A0A1A2A3A4R/W控制電路讀/寫R/W片選CSI/O

地址譯碼器：

讀/寫操作是以字節(jié)為單位進(jìn)行的。

256個(gè)字節(jié)需要8位二進(jìn)制地址（A7-A0）區(qū)分。低5位作為行譯碼器輸入；高3位作為列譯碼器輸入。RAM2114芯片：A9L2114A0D0D1D2D3四根數(shù)據(jù)輸入/輸出線10根輸入地址線片選信號線讀寫控制線其存儲容量為：1024字節(jié)×4位（或1K×4）。存儲器為64×64的矩陣，

思考其行地址線、列地址線分別為多少？64

存儲容量的擴(kuò)展將多片芯片適當(dāng)聯(lián)接，以擴(kuò)展存儲容量。1）位擴(kuò)展

字節(jié)數(shù)不變，增加RAM的位數(shù)。2）字?jǐn)U展

每字節(jié)的位數(shù)不變，增加RAM的字節(jié)數(shù)。1.位擴(kuò)展

D0D1D2D3D4D5D6D7CSR/WAA09L0AW/RCS9A2114（I）數(shù)據(jù)輸出CSR/WAA09L2114（Ⅱ）D0D1D2D3D0D1D2D3N=目標(biāo)存儲器容量已有存儲器容量需要片數(shù)N=2。方法：所有輸入信號都并聯(lián)（地址信號、片選信號和讀寫

信號）。輸出并列。2.字?jǐn)U展N=目標(biāo)存儲器容量已有存儲器容量需要片數(shù)N=4。特點(diǎn)：必須使用譯碼器。表9.2.1地址碼與地址范圍的關(guān)系A(chǔ)11A10選中片號對應(yīng)地址范圍002114(1)0～1023012114(2)1024～2047102114(3)2048～3071112114(4)3072～4095圖9.2.72114芯片字?jǐn)U展D3…D02-4譯碼器CSR/WAA09L2114（3）D0D1D2D3CSR/WAA09L2114（4）D0D1D2D3CSR/WAA09L2114（1）D0D1D2D3CSR/WAA09L2114（2）D0D1D2D3A10A11R/WA9…A0A11A10A11A10A11A10A11A10例9.2.1試用1K×4位2114RAM擴(kuò)展一個(gè)4K×8位的存儲器。解：（1）確定芯片數(shù)：（2）確定地址線數(shù)D（3）用8片1K×4位2114RAM芯片，經(jīng)字位擴(kuò)展構(gòu)成的存儲電路如圖9.2.8所示。2D=4096，D=12。CSR/WAA09L2114（7）D0D3……LCSR/WAA09L2114（5）D0D3……LCSR/WAA09L2114（3）D0D3……LCSR/WAA09L2114（1）D0D3……LCSR/WAA09L2114（8）D0D3……LCSR/WAA09L2114（6）D0D3……LCSR/WAA09L2114（4）D0D3……LCSR/WAA09L2114（2）D0D3……L2-4譯碼器A10A11R/WA9

…A0D3

…D0D7

…D4Y3Y2Y1Y0圖9.2.82114RAM的字位擴(kuò)展

當(dāng)要求字和位都擴(kuò)展時(shí)，重復(fù)使用字?jǐn)U展的電路，但譯碼器只用一個(gè)。9.2.2動態(tài)RAM(DRAM)

靠MOS管柵極電容或MOS電容的暫存電荷功能存儲數(shù)據(jù)，由于電容的容量很小，且存在漏電流，需不斷地進(jìn)行刷新。字線Wi位線YiTCBCS圖9.2.2單管MOS動態(tài)存儲單元9.6ROM和RAM的主要區(qū)別是什么？

它們各適用于那些場合？主要區(qū)別：1）ROM工作時(shí)只能讀出，不能寫入，

但斷電以后所存數(shù)據(jù)不會丟失；2）RAM工作時(shí)能進(jìn)行讀寫操作，

但掉電以后數(shù)據(jù)丟失。應(yīng)用：

ROM適用于存放固定信息；

RAM適用于存放暫存信息。9.82114RAM（1024×4位）的存儲器為64×64矩陣，

它的地址輸入線（行地址輸入線，列地址輸入線），

輸入/輸出線各是多少條？每條列選擇輸出線同時(shí)接

幾位？地址輸入線10條；行地址輸入線6條；列地址輸入線4條；輸入輸出線4條；每條列選輸出線同時(shí)接四位。將以上三個(gè)邏輯函數(shù)化成由最小項(xiàng)組成的標(biāo)準(zhǔn)“與-或”式,即解:采用有3位地址、3位數(shù)據(jù)輸出的8字節(jié)×3位ROM。9.3

試用ROM陣列圖實(shí)現(xiàn)下列一組多輸出邏輯函數(shù)：將A、B、C分別接至A2A1A0。按邏輯函數(shù)要求存入相應(yīng)數(shù)據(jù)。即可在數(shù)據(jù)輸出端D0、D1、D2得到F1、F2和F3。111(D1)(D0)F2F1ABC(D2)F3例：根據(jù)ROM存儲矩陣連線圖寫出