數(shù)字電子技術(shù)期末復(fù)習(xí)資料

數(shù)字電子技術(shù)復(fù)習(xí)一、單項選擇題1.74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，假設(shè)輸入為A2A1A0=000時，輸出應(yīng)為〔A〕。2.以下電路中可以實現(xiàn)“線與”功能的有B3.，當(dāng)時，DA.B.C.D.4.分別用842lBCD碼表示(10011000)2為〔B〕〔2分〕5.R、S是或非門構(gòu)成的根本RS觸發(fā)器輸入端，那么約束條件為BA.RS=0B.R+S=1C.RS=1D.R+S=06.由兩個TTL或非門構(gòu)成的根本RS觸發(fā)器的置0端及置1端初始態(tài)均為高電平，假設(shè)同時由高電平跳到低電平，那么觸發(fā)器狀態(tài)應(yīng)變?yōu)镈A8.功能最全的觸發(fā)器是〔B〕A10.數(shù)字電路中使用的數(shù)制是〔A〕。11.在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：〔D〕1與m34與m65與m132與m812.僅具有“置0”“置1”“保持”“翻轉(zhuǎn)”功能的觸發(fā)器是___A________。A.JK觸發(fā)器；B.T觸發(fā)器；C.D觸發(fā)器；D.T’觸發(fā)器。13.以下觸發(fā)器具有空翻現(xiàn)象〔B〕14.設(shè)計一個6進(jìn)制的同步計數(shù)器，需要個觸發(fā)器。A15.42．以下關(guān)于74LS194的描述，__A___是錯誤的。A.74LS194是通用移位存放器，可以實現(xiàn)四種根本移位功能16.有一個與非門構(gòu)成的根本RS觸發(fā)器，欲使該觸發(fā)器保持原態(tài)，那么輸入信號應(yīng)為_B_____。A.S=R=0B.S=R=1C.S=1,R=OD.S=0,R=117.由與非門構(gòu)成的根本RS觸發(fā)器，當(dāng)時，那么〔A〕。18.74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，假設(shè)輸入為A2A1A0=110時，輸出應(yīng)為〔A〕。C_。nn-1A21.5．對于T觸發(fā)器，假設(shè)原態(tài)Q=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=DD.22.對于CMOS門電路，以下說法錯誤的選項是A23.TTL門電路輸入端懸空時，應(yīng)視為AB25.由或非門組成的根本RS觸發(fā)器，當(dāng)R=1，S=0時，那么是B26.Q1Q2Q3Q4是同步十進(jìn)制計數(shù)器的輸出，假設(shè)以Q3作為進(jìn)位。那么其周期和正脈沖寬度是BA.10個cp脈沖，正脈沖寬度為1個cp周期B.10個cp脈沖，正脈沖寬度為2個cp周期C.10個cp脈沖，正脈沖寬度為4個cp周期D.10個cp脈沖，正脈沖寬度為8個cp周期27.R、S是或非門構(gòu)成的根本RS觸發(fā)器輸入端，那么約束條件為BA.RS=0B.R+S=1C.RS=1D.R+S=028.存放器由組成。CC.觸發(fā)器和具有控制作用的門電路。29在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：〔D〕1與m34與m65與m132與m830．在以下觸發(fā)器中，有約束條件的是C31.電路的輸出狀態(tài)僅與當(dāng)前的輸入信號有關(guān)，與前一時刻的輸出無關(guān)，這種電路為A32.二進(jìn)制數(shù)[101101]2和以下數(shù)中〔B〕相等A.[46]10B.[2D]16C.[54]8D.[101101]BCD33.存放器在電路組成上的特點是BA.有CP輸入端，無數(shù)據(jù)輸入端C.無CP輸入端，有數(shù)據(jù)輸入端34.TTL與非門的輸入端在以下4種接法中，在邏輯上屬于輸入低電平的是D35.異步計數(shù)器設(shè)計時，比同步計數(shù)器設(shè)計多增加的步驟是C36．某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，欲構(gòu)成此分頻器至少需要。個觸發(fā)器。A37.4選1數(shù)據(jù)選擇器構(gòu)成邏輯函數(shù)產(chǎn)生器的電路連接如下圖，該電路實現(xiàn)的邏輯函數(shù)是CA.B.C.D.38.邏輯函數(shù)F(A,B,C)=AB+BC+的最小項標(biāo)準(zhǔn)式為〔D〕。A.F(A,B,C)=∑m(0,2,4)B.F(A,B,C)=∑m(1,5,6,7)C.F(A,B,C)=∑m(0,2,3,4)D.F(A,B,C)=∑m(3,4,6,7)39.含有n個變量的邏輯函數(shù)包含〔C〕個最小項。n240.存在約束條件的觸發(fā)器是A標(biāo)準(zhǔn)答案：A41.四輸入的譯碼器，其輸出端最多為〔D〕。42．僅具有“翻轉(zhuǎn)”功能的觸發(fā)器叫A43.TTL門電路輸入端懸空時，應(yīng)視為A44.定時器和計數(shù)器是同一個概念，具有相同的電路結(jié)構(gòu)，通常對脈沖的計數(shù)，是計算事件發(fā)生的次數(shù)，稱為計數(shù)器.D45一個4位二進(jìn)制加法計數(shù)器初始狀態(tài)為0000，經(jīng)過2008次CP觸發(fā)后它的狀態(tài)將變?yōu)镃46.邏輯函數(shù)的最簡與或式為〔A〕。A.B.C.D.47.如果對鍵盤上108個符號進(jìn)行二進(jìn)制編碼，那么編碼器輸出至少〔〕位二進(jìn)制數(shù)碼才能滿足要求。B48.4個觸發(fā)器可以構(gòu)成位二進(jìn)制計數(shù)器。C49.一位8421BCD碼十進(jìn)制計數(shù)器至少需要個觸發(fā)器。B50.利用M進(jìn)制計數(shù)器構(gòu)成N〔N＜M〕進(jìn)制計數(shù)器，異步清0法或異步置0法用于產(chǎn)生清0或置0信號的狀態(tài)是AN-1N-2NN+1二、填空題1.〔95.12〕10=____________8421BCD2.三態(tài)邏輯電路有三種狀態(tài)，分別是___高電平_____|__低電平______和__高阻態(tài)______3．當(dāng)T觸發(fā)器的T=1時，觸發(fā)器具有功能___翻轉(zhuǎn)_____4.在狀態(tài)圖中，只要包含有_______一個循環(huán)_________的時序電路都可稱為計數(shù)器。5.產(chǎn)生序列11101000，至少需要_3___個觸發(fā)器。___將多余輸入端接高電平________________。的反演式=__〔A+B’)(B+C”)__________________；函數(shù)的對偶式=________A(B+C)_________________________________________OC門__________9.(10111.011)B→__________________D10.(465.4)O→____________________D中能實現(xiàn)TTL門的功能_____與非__________________線與______功能。13.請將以下各數(shù)按從大到小的順序依次排列：(246)O；(165)D；(10100111)B；(A4)H14.在以下JK觸發(fā)器、RS觸發(fā)器、D觸發(fā)器和T觸發(fā)器四種觸發(fā)器中，具有保持、置1、置0和翻轉(zhuǎn)功能的觸發(fā)器是____JK觸發(fā)器__________，的優(yōu)先級最高，輸出為、、。中選通輸入端，，其余輸入端為1時，應(yīng)為__001__________16.用二進(jìn)制代碼表示十進(jìn)制數(shù)85時，至少需要____位二進(jìn)制。17.觸發(fā)器可以記錄_一___位二進(jìn)制碼。18.在門電路中接口電路的作用______驅(qū)動作用_____________________________19.(316)10=______001100010110__________________________________________8421BCD20.〔0.1001〕2=___________________1021.CMOS門電路的靜態(tài)功耗很低，隨著輸入信號頻率的增加，功耗也會___增加_____。22.TTL集成JK觸發(fā)器正常工作時，其和端應(yīng)接_低___電平。23.一個根本RS觸發(fā)器在正常工作時，它的約束條件是，那么它不允許輸入=_0__且=_0__的信號。24.與TTL門電路相比，CMOS電路具有結(jié)構(gòu)簡單，便于___提高_(dá)_____集成的優(yōu)點。25.三態(tài)門是在普通門的根底上增加__控制______電路構(gòu)成的，它的三種輸出狀態(tài)是高電平、低電平和高阻態(tài)。26.對于JK觸發(fā)器，假設(shè)J=K，那么可完成_T___觸發(fā)器的邏輯功能。27.在三極管開關(guān)電路中，如果輸入電平為低電平，三極管的工作狀態(tài)是_____截止_________28.觸發(fā)器有__1__個穩(wěn)定狀態(tài)。29.十進(jìn)制數(shù)〔21.125〕轉(zhuǎn)化成二進(jìn)制數(shù)是______________________30.一個根本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是____SR=0____________三、判斷題1.在門電路使用中，TTL與非門閑置輸入端懸空。(×)2.在門電路根本功能電路中，電平偏移結(jié)構(gòu)中的二極管導(dǎo)通，輸出為高電平。()3.4個觸發(fā)器可以構(gòu)成4位二進(jìn)制計數(shù)器。(√)4.38．當(dāng)時序邏輯電路存在有效循環(huán)時該電路能自啟動。(×)5.電路的輸出狀態(tài)僅與當(dāng)前的輸入信號有關(guān)，與前一時刻的輸出無關(guān)，這種電路為分立元件。(×)6.77．CMOSOD門〔漏極開路門〕的輸出端可以直接相連，實現(xiàn)線與。(√)7.一個班級中有四個班委委員，如果要開班委會，必須這四個班委委員全部同意才能召開，其邏輯關(guān)系屬于或邏輯關(guān)系。(×)8.存儲8位二進(jìn)制信息要4個觸發(fā)器。(×)9.進(jìn)制計數(shù)器有十個觸發(fā)器組成。(×)10．在使用三極管的門電路中OC門實際是發(fā)射極開路門。()11．同步時序電路和異步時序電路比擬，其差異在于后者沒有穩(wěn)定狀態(tài)。(×)12.所有門電路都可以用于總線傳輸。(×)13.位二進(jìn)制編碼器有3個輸入端，8個輸出端。()14.存放器屬于時序邏輯電路。(√)15.4位二進(jìn)制計數(shù)器有8個計數(shù)狀態(tài)。(×)16.8421BCD碼是有權(quán)的二-十進(jìn)制編碼。()17.數(shù)值比擬器在比擬兩個多位數(shù)的大小時，是按照從低位到高位的順序逐位比擬的；〔×〕18.根本RS觸發(fā)器沒有時鐘。(√)19.12．把一個5進(jìn)制計數(shù)器與一個10進(jìn)制計數(shù)器串聯(lián)可得到15進(jìn)制計數(shù)器。(×)20.1+1=1符合“或”邏輯關(guān)系。(√)21.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。(√)22.高速CMOS電路〔74HC〕在工作速度方面與TTL電路的74LS系列相當(dāng)。(×)23.主從觸發(fā)器和邊沿觸發(fā)器都是脈沖邊沿觸發(fā)。(√)24.高速CMOS電路中HCT系列還同TTL電平兼容，擴大了應(yīng)用范圍。(√)25.假設(shè)將一個TTL異或門〔設(shè)輸入端為A、B〕當(dāng)反相器使用，那么A、B端應(yīng)連接A或B中有一個接高電平1。(√)26.因為邏輯式A+AB=A，所以兩邊同時減去A，得AB=0。(×)27.圖1所示三態(tài)門在時，Y的輸出狀態(tài)是高阻態(tài)。()28．TTLOC門〔集電極開路門〕的輸出端可以直接相連，實現(xiàn)線與。()29．RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能。(×)30.對于CMOS門電路，噪聲容限與電源電壓有關(guān)(√)31.對于LSTTL與非門電路，輸入端接低電平時有電流從門電路中流出。(√)32.具有異步SD、RD端的D觸發(fā)器也能夠成防抖動開關(guān)。(√)33.要組成六進(jìn)制計數(shù)器，至少應(yīng)有3個觸發(fā)器。(√)34異步加法計數(shù)器應(yīng)將低位的Q端與高位的CP端相連接。(×)35.共陰極LED數(shù)碼管要用“0”電平驅(qū)動；共陽極LED數(shù)碼管要用“1”電平驅(qū)動。(√)36.任何時候D觸發(fā)器的輸出都與輸入相同。(×)37.最小項，顧名思義就是指的乘積項中變量個數(shù)盡可能的少。()38.國產(chǎn)TTL電路CT4000相當(dāng)于國際SN54/74LS系列。(√)39.普通編碼器和優(yōu)先編碼器在某一時刻都只能輸入一個編碼信號。(×)40．兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。(√)41.對于COMS門電路而言，輸入端經(jīng)過電阻接地與接邏輯高電平等效。(×)42．把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到20進(jìn)制計數(shù)器。(√)43.能將輸入信號轉(zhuǎn)變?yōu)槎M(jìn)制代碼的電路稱為譯碼器。(×)44.八路數(shù)據(jù)分配器的地址輸入〔選擇控制〕端有8個。(×)45.邏輯函數(shù)的表達(dá)方式有真值表、邏輯函數(shù)表達(dá)式、邏輯電路圖、卡諾圖、狀態(tài)表。(×)46.存在約束條件的觸發(fā)器是D鎖存器。(×)47.三極管工作在截止?fàn)顟B(tài)的條件是輸入電壓大于三極管的開啟電壓。(√)48.因為邏輯式A+〔A+B〕=B+(A+B)是成立的，所以等式兩邊同時減去〔A+B〕，得A=B也是成立的。()49.因為邏輯式A+AB=A，所以B=1。(×)50.模擬信號是時間或數(shù)值上的連續(xù)函數(shù)，如熱電偶的電壓輸出。(√)四、計算題〔共15題〕1.電路如下圖，請寫出Y的邏輯函數(shù)式，列出真值表，指出電路完成了什么功能？2.設(shè)計一多數(shù)表決電路。要求A、B、C三人中只要有半數(shù)以上同意，那么決議就能通過。但A還具有否決權(quán)，即只要A不同意，即使多數(shù)人意見也不能通過，要求用最少的與非門實現(xiàn)并畫出電路圖。3.用卡諾圖法化簡:4.電路如下圖，請寫出Y的邏輯函數(shù)式，列出真值表，指出電路完成了什么功能？5.設(shè)觸發(fā)器初始狀態(tài)為1狀態(tài)，試畫出輸出端Q2的波形。6.74LS138可以作為函數(shù)發(fā)生器，試寫出以下圖所示的函數(shù)表達(dá)式〔不需要化簡〕。7.用3線-8線譯碼器74LS138和門電路實現(xiàn)組合邏輯函數(shù)。8.用卡諾圖將以下函數(shù)化為最簡與或表達(dá)式。Y〔A，B，C，D〕=∑m〔0，4，6，8，10，12，14〕9.采用四位全加器將8421BCD碼轉(zhuǎn)換成余3BCD碼。10利用公式法將以下邏輯函數(shù)畫簡為最簡與或形式。11.用異或門設(shè)計一個三變量奇校驗電路，當(dāng)輸入變量中有奇數(shù)個1時，輸出為1，否那么為0。13.用3線-8線譯碼器74LS138和門電路實現(xiàn)組合邏輯函數(shù)。14.用卡諾圖將以下函數(shù)化為最簡與或表達(dá)式。15.74LS138可以作為函數(shù)發(fā)生器，試寫出以下圖所示的函數(shù)表達(dá)式并化簡。16.用卡諾圖畫減法將以下函數(shù)畫簡為最簡與或式。17.采用四位全加器將8421BCD碼轉(zhuǎn)換成余3BCD碼。19.用卡諾圖法化簡函數(shù)Y2〔A,B,C,D〕=∑m(3,6,8,9,11,12)+∑d(0,1,2,13,14,15)20.數(shù)據(jù)選擇器可以作為函數(shù)發(fā)生器使用，四選一數(shù)據(jù)選擇器74LS153的邏輯功能表如下所示。試用74LS153產(chǎn)生以下邏輯函數(shù)，要求寫出求解步驟，并畫出電路圖?！苍谠瓐D上畫即可〕21.設(shè)計一個“邏輯不一致”電路，要求4個輸入邏輯變量取值不一致時輸出為1，取值一致時輸出為0。標(biāo)準(zhǔn)答案：〔1〕用M、N、P、Q代表四個輸入邏輯變量，Z代表輸出。列真值表22.數(shù)據(jù)選擇器可以作為函數(shù)發(fā)生器使用，八選一數(shù)據(jù)選擇器74LS151的邏輯功能表如下所示。試用74LS151產(chǎn)生以下邏輯函數(shù)，要求寫出求解步驟，并畫出電路圖?！苍谠瓐D上畫即可〕。23.用卡諾圖將以下函數(shù)化為最簡與或表達(dá)式。24.用卡諾圖將以下函數(shù)化為最簡與或表達(dá)式。五、分析設(shè)計題〔共15題〕1.設(shè)以下圖觸發(fā)器的初始狀態(tài)為Q=0，畫出在CLK信號連續(xù)作用下觸發(fā)器輸出端的電壓波形。2.如圖為主從JK觸發(fā)器，輸入端J、K、RD和CP的電壓波形如下圖，試畫出輸出端Q的電壓波形。3.設(shè)以下圖觸發(fā)器的初始狀態(tài)為Q=0，畫出在CLK信號連續(xù)作用下觸發(fā)器輸出端的電壓波形。4.在根本RS觸發(fā)器中，、的波形如下圖，試畫，的波形。(初態(tài))5.分析以下圖所示同步時序邏輯電路，作出狀態(tài)轉(zhuǎn)移表和狀態(tài)圖，說明它是Mealy型電路還是Moore型電路以及電路的功能。6.試畫出由D觸發(fā)器組成的四位右移存放器邏輯圖，如以下圖，設(shè)輸入的4位二進(jìn)制數(shù)碼為1101，畫出移位存放器的工作波形。7.如圖為主從JK觸發(fā)器，輸入端J、K、RD和CP的電壓波形如下圖，試畫出輸出端Q的電壓波形。8.狀態(tài)表如表所示，試作出相應(yīng)的狀態(tài)圖。9、主從RS觸發(fā)器輸入信號的波形如圖(a),(b)所示。觸