計(jì)算機(jī)組成原理教學(xué)網(wǎng)站版加法器

Lecture2計(jì)算機(jī)的邏輯部件運(yùn)算器2一、常用的加法器半加器F=A⊕BC=A·BABFC001101010

1

100001∑FCAB3一、常用的加法器全加器Fi=Ai⊕Bi⊕Ci-1Ci=Ai·Bi+(Ai⊕Bi)·Ci-1∑FiCiAiBiCi-14二、串行加法器與并行加法器串行加法器由一個(gè)一位的加法器完成一個(gè)數(shù)據(jù)位的求和及進(jìn)位計(jì)算并行加法器由一個(gè)多位加法器完成一個(gè)數(shù)據(jù)所有位的求和及進(jìn)位計(jì)算5三、并行加法器的進(jìn)位邏輯進(jìn)位形成Ci=Ai·Bi+(Ai+Bi)·Ci-1Ci=Gi+Pi·Ci-1高位的求和運(yùn)算依賴(lài)于低位的運(yùn)算絕對(duì)進(jìn)位本位進(jìn)位進(jìn)位產(chǎn)生函數(shù)進(jìn)位傳遞條件進(jìn)位傳遞函數(shù)6三、并行加法器的進(jìn)位邏輯并行進(jìn)位：進(jìn)位不依賴(lài)于低位的進(jìn)位C1=G1+P1C0C2=G2+P2C1

=G2+P2G1+P2P1C0C3=G3+P3C2

=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4C3

=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中：Gi=AiBi；

Pi=Ai+Bi進(jìn)位方案組內(nèi)并行，組間串行進(jìn)位單重分組跳躍進(jìn)位組內(nèi)并行，組間并行進(jìn)位7四、四位并行加法器示例SN74181：

4位并行加法器，有正負(fù)邏輯之分A0A1A2A3B0B1B2B3CnMS0S1S2S3F0F1F2F3Cn+4A=BGn+4Pn+42232119122201878654316141715910111374181=0,算術(shù)運(yùn)算=1,邏輯運(yùn)算工作方式選擇本位進(jìn)位傳遞條件功能表page228四、四位并行加法器示例9四、四位并行加法器示例SN74182

超前進(jìn)位發(fā)生器（并行）G0P0G1P1G2P2G3P3CnCn+xCn+yCn+zPG1312119710341215145610四、四位并行加法器示例16位全并行加法器進(jìn)位結(jié)構(gòu)G0P0Cn+xG1P1Cn+yG2P2Cn+zG3P3

74182CnPG13710341212111514956CnGPCnCn+4GPCnGPCnGPCn

74181

74181

74181

74181Cn+1611五、實(shí)驗(yàn)原理ACT（74377）：

累加器暫存器（8D觸發(fā)器）CC：接數(shù)控制脈沖（上升沿有效）CG：接數(shù)控制電平（低電平有效）12五、實(shí)驗(yàn)原理TEMP（74373）：

暫存器（3態(tài)輸出8D鎖存器）CT：接數(shù)控制（高電平有效）OT：輸出控制（低電平有效）13五、實(shí)驗(yàn)原理BUFFER（74245）：

輸出緩沖器（8位雙向3態(tài)傳輸門(mén)）OB：輸出控制（低電平有效）14五、實(shí)驗(yàn)原理ALU（74181）：

算術(shù)邏輯運(yùn)算單元（4位ALU）（P22）M：邏輯運(yùn)算、算術(shù)運(yùn)算選擇控制端S0~S3：運(yùn)算功能控制端15五、實(shí)驗(yàn)原理ACC（74198）：累加器（8位移位寄存器）CA：工作脈沖（上升沿有