數(shù)字鐘的設(shè)計(jì)

數(shù)字鐘的設(shè)計(jì)④仿真波形在此只列出將10MHz分為1MHz的仿真波形，余下兩個(gè)類(lèi)似，不再贅余波形分析：當(dāng)?shù)谝粋€(gè)clk信號(hào)到第五個(gè)clk信號(hào)期間，qout一直輸出低電平，當(dāng)?shù)诹鶄€(gè)clk信號(hào)來(lái)到時(shí)，qout開(kāi)始輸出高電平，明顯可以看出這是一個(gè)10分頻。則可以類(lèi)推，10MHz分為1Hz為10,000,000分頻，10MHz分為4Hz為2,500,000分頻3.5音樂(lè)模塊MISIC3.5.1音樂(lè)模塊原理：硬件樂(lè)曲演奏電路頂層模塊圖如圖3.5.1所示，電路由5個(gè)子模塊構(gòu)成。本模塊為“梁祝”樂(lè)曲演奏電路的實(shí)現(xiàn)。組成樂(lè)曲的每個(gè)音符的發(fā)音頻率值及其持續(xù)的時(shí)間是樂(lè)曲能連續(xù)演奏所需的兩個(gè)基本要素。圖3.5.1樂(lè)曲演奏電路頂層設(shè)計(jì)3.5.2SPK模塊=1\*GB3①SPK模塊原理：音符的頻率可以由圖3.5.2中的SPK獲得。這是一個(gè)數(shù)控分頻器。由其CLK端輸入一具有較高頻率（1MHz）的時(shí)鐘，通過(guò)SPK分頻后，由boom口輸出。由于直接從分頻器中出來(lái)的輸出信號(hào)是脈寬極窄的信號(hào)，為了有利于驅(qū)動(dòng)揚(yáng)聲器，需另加一個(gè)D觸發(fā)器分頻以均衡其占空比，但這時(shí)的頻率將是原來(lái)的1/2。SPK對(duì)CLK輸入信號(hào)的分頻比由輸入的11位預(yù)置數(shù)TN[10..0]決定。SPK的輸出頻率將決定每一音符的音調(diào)；這樣，分頻計(jì)數(shù)器的預(yù)置值TN[10..0]與輸出頻率就有了對(duì)應(yīng)關(guān)系，而輸出的頻率又與音樂(lè)音符的發(fā)聲有對(duì)應(yīng)關(guān)系，例如在TT模塊中若取TN[10..0]=11'H40C，將由boom發(fā)出音符為“3”音的信號(hào)頻率。詳細(xì)的對(duì)應(yīng)關(guān)系可以參考圖3.5.3的電子琴音階基頻對(duì)照?qǐng)D。圖3.5.2TT模塊圖圖3.5.3電子琴音階基頻對(duì)照?qǐng)D（單位Hz）=2\*GB3②VHDL代碼3.TT模塊=1\*GB3①TT模塊原理：音符的持續(xù)時(shí)間需根據(jù)樂(lè)曲的速度及每個(gè)音符的節(jié)拍數(shù)來(lái)確定，圖3.3中模塊TT的功能首先是為模塊SPK（11位分頻器）提供決定所發(fā)音符的分頻預(yù)置數(shù)，而此數(shù)在SPK輸入口停留的時(shí)間即為此音符的節(jié)拍周期。模塊TT是樂(lè)曲簡(jiǎn)譜碼對(duì)應(yīng)的分頻預(yù)置數(shù)查表電路，程序數(shù)據(jù)是根據(jù)圖3.2得到的，程序中設(shè)置了“梁?！睒?lè)曲全部音符所對(duì)應(yīng)的分頻預(yù)置數(shù)，共14個(gè)，每一音符的停留時(shí)間則由音樂(lè)節(jié)拍和音調(diào)發(fā)生查表模塊ROM中簡(jiǎn)譜碼和工作時(shí)鐘clock的頻率決定，在此為4Hz。這4Hz頻率來(lái)自分頻模塊fenpin4hz.而模塊TT的14個(gè)值的輸出由對(duì)應(yīng)于rom模塊輸出的q[3..0]及4位輸入值index[3..0]確定，而index[3..0]最多有16種可選值。輸向模塊TT中index[3..0]的值在SPK中對(duì)應(yīng)的輸出頻率值與持續(xù)的時(shí)間由模塊rom決定。模塊圖如圖3.5.4所示：圖3.5.4TT模塊圖=2\*GB3②VHDL代碼4.CNT138模塊=1\*GB3①CNT138模塊原理：模塊CNT138是一個(gè)8位二進(jìn)制計(jì)數(shù)器，內(nèi)部設(shè)置計(jì)數(shù)最大值為139，作為音符數(shù)據(jù)ROM的地址發(fā)生器。這個(gè)計(jì)數(shù)器的計(jì)數(shù)頻率即為4Hz。即每一計(jì)數(shù)值的停留時(shí)間為0.25秒，恰為當(dāng)全音符設(shè)為1秒時(shí)，四四拍的4分音符持續(xù)時(shí)間。例如，“梁祝”樂(lè)曲的第一個(gè)音符為“3”，此音在邏輯中停留了4個(gè)時(shí)鐘節(jié)拍，即1秒時(shí)間，相應(yīng)地，所對(duì)應(yīng)的“3”音符分頻預(yù)置值為11'H40C，在SPK的輸入端停留了1秒。隨著計(jì)數(shù)器CNT138按4Hz的時(shí)鐘速率作加法計(jì)數(shù)時(shí)，即隨地址值遞增時(shí)，音符數(shù)據(jù)ROM模塊中的音符數(shù)據(jù)將從ROM中通過(guò)q[3..0]端口輸向TT模塊，“梁?！睒?lè)曲就開(kāi)始連續(xù)自然地演奏起來(lái)了。CNT138的節(jié)拍是139，正好等于ROM中的簡(jiǎn)譜碼數(shù)，所以可以確保循環(huán)演奏。對(duì)于其他樂(lè)曲，此計(jì)數(shù)最大值要根據(jù)情況更改。模塊圖如圖3.5.5所示：圖3.5.5CNT138模塊圖=2\*GB3②VHDL代碼5.音符ROM模塊此模塊是用來(lái)存放梁祝的音符數(shù)據(jù)，數(shù)據(jù)如下所示，模塊圖見(jiàn)圖3.5.6。圖3.5.6音符ROM圖音符數(shù)據(jù)：WIDTH=4;//“梁祝”樂(lè)曲演奏數(shù)據(jù)DEPTH=256;//實(shí)際深度139ADDRESS_RADIX=DEC;//地址數(shù)據(jù)類(lèi)是十進(jìn)制DATA_RADIX=DEC;//輸出數(shù)據(jù)的類(lèi)型也是十進(jìn)制CONTENTBEGIN//注意實(shí)用文件中要展開(kāi)以下數(shù)據(jù)，每一組占一行00:3;01:3;02:3;03:3;04:5;05:5;06:5;07:6;08:8;09:8;10:8;11:9;12:6;13:8;14:5;15:5;16:12;17:12;18:12;19:15;20:13;21:12;22:10;23:12;24:9;25:9;26:9;27:9;28:9;29:9;30:9;31:0;32:9;33:9;34:9;35:10;36:7;37:7;38:6;39:6;40:5;41:5;42:5;43:6;44:8;45:8;46:9;47:9;48:3;49:3;50:8;51:8;52:6;53:5;54:6;55:8;56:5;57:5;58:5;59:5;60:5;61:5;62:5;63:5;64:10;65:10;66:10;67:12;68:7;69:7;70:9;71:9;72:6;73:8;74:5;75:5;76:5;77:5;78:5;79:5;80:3;81:5;82:3;83:3;84:5;85:6;86:7;87:9;88:6;89:6;90:6;91:6;92:6;93:6;94:5;95:6;96:8;97:8;98:8;99:9;100:12;101:12;102:12;103:10;104:9;105:9;106:10;107:9;108:8;109:8;110:6;111:5;112:3;113:3;114:3;115:3;116:8;117:8;118:8;119:8;120:6;121:8;122:6;123:5;124:3;125:5;126:6;127:8;128:5;129:5;130:5;131:5;132:5;133:5;134:5;135:5;136:0;137:0;138:0;END;四、硬件實(shí)現(xiàn)本次實(shí)驗(yàn)電路選擇模式7，電路圖如下所示：4.1引腳鎖定將設(shè)計(jì)編程下載進(jìn)選定的目標(biāo)器件中，作進(jìn)一步的硬件測(cè)試，操作如下：①實(shí)驗(yàn)系統(tǒng)對(duì)應(yīng)信號(hào)與芯片引腳對(duì)照表端口信號(hào)名結(jié)構(gòu)圖上信號(hào)名實(shí)驗(yàn)箱顯示clk2CLOCK24Hzclk3CLOCK0256HzclkCLOCK910MHzrstPIO3鍵4jian5PIO4鍵5jian8PIO7鍵8q1PIO19-PIO16譯碼器1q2PIO23-PIO20譯碼器2q3PIO27-PIO24譯碼器4q4PIO31-PIO28譯碼器5q5PIO35-PIO32譯碼器7q6PIO39-PIO36譯碼器8speakSPEAKER揚(yáng)聲器led1PIO43-PIO40D4、D3、D2、D1led2PIO47和PIO44D8和D5②：引腳鎖定圖如下所示4.2硬件測(cè)試硬件實(shí)現(xiàn)圖片情況結(jié)果分析初始狀態(tài)：設(shè)為12:00:00無(wú)論是按系統(tǒng)復(fù)位鍵還是按鍵4鍵，都可以將數(shù)字鐘回歸初始狀態(tài)，即為12：00：00，同時(shí)蜂鳴一下，表示整點(diǎn)報(bào)時(shí)校分若想改變分的顯示，按動(dòng)鍵5，使分以4Hz為計(jì)數(shù)脈沖，使其計(jì)數(shù)頻率加快，當(dāng)達(dá)到正確時(shí)間時(shí)，松動(dòng)按鍵開(kāi)關(guān)校時(shí)若想改變時(shí)的顯示，按動(dòng)鍵8，使時(shí)以4Hz為計(jì)數(shù)脈沖，使其計(jì)數(shù)頻率加快，當(dāng)達(dá)到正確時(shí)間時(shí)，松動(dòng)按鍵開(kāi)關(guān)秒進(jìn)位秒進(jìn)位前：此時(shí)時(shí)間為05:04:59，當(dāng)下一個(gè)時(shí)鐘脈沖來(lái)的時(shí)候會(huì)產(chǎn)生一個(gè)進(jìn)位信號(hào)給分秒進(jìn)位后：當(dāng)分獲得進(jìn)位信號(hào)后，分在原有的基礎(chǔ)上加1，而此時(shí)，秒會(huì)清零，此時(shí)時(shí)間顯示為05:05:00分進(jìn)位分進(jìn)位前:此時(shí)時(shí)間為05:59:59，又一個(gè)時(shí)鐘上升沿過(guò)來(lái)時(shí)，秒會(huì)產(chǎn)生一個(gè)進(jìn)位信號(hào)給分，分會(huì)產(chǎn)生一個(gè)進(jìn)位信號(hào)給時(shí)分進(jìn)位后：時(shí)在原有的基礎(chǔ)上加1，分位和秒位清零，則此時(shí)時(shí)間顯示為06:05:00鬧鈴定時(shí)：設(shè)置為06:30:00代碼中設(shè)定鬧鈴時(shí)間為06:30:00，當(dāng)時(shí)間為06:30:00時(shí)，上面的前四個(gè)發(fā)光二極管會(huì)一直亮起，后面四個(gè)會(huì)隨著我們鬧鐘的梁祝音樂(lè)有序的閃爍，響鈴持續(xù)時(shí)間為1分鐘項(xiàng)目總結(jié)，才會(huì)一步步向自己的目標(biāo)靠近，才會(huì)取得自己所要追求的成功。本次數(shù)字鐘的設(shè)計(jì)，我們小組花了很多的精力，經(jīng)過(guò)對(duì)源程序的編輯、編譯、仿真、編程下載，在EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)進(jìn)行驗(yàn)證時(shí)達(dá)到了我們預(yù)期的效果。但這過(guò)程并不是一帆風(fēng)順，中間遇到了很多的困難。一開(kāi)始我們是分模塊進(jìn)行設(shè)計(jì)，每個(gè)人負(fù)責(zé)幾個(gè)模塊。比如在負(fù)責(zé)音樂(lè)模塊中，我們小組一開(kāi)始想利用鎖相環(huán)獲得1MHz和4Hz,卻發(fā)現(xiàn)編譯通不過(guò)，我們很是困惑，不知哪里出現(xiàn)問(wèn)題。最后通過(guò)查找資料發(fā)現(xiàn)4Hz已不再cyclone芯片的分頻范圍內(nèi)，找到原因后，我們小組轉(zhuǎn)換思路，利用以前做的分頻模塊解決了問(wèn)題。做完各個(gè)模塊后，頂層電路圖的繪制也出現(xiàn)了很多的問(wèn)題，令我們小組最頭痛的是怎樣將音樂(lè)模塊與計(jì)數(shù)顯示