電子設(shè)計自動化(EDA)實驗指導(dǎo)書

試驗指導(dǎo)書院系： 學(xué)院專業(yè)： 工程課程：電子設(shè)計自動化〔EDA〕編者： 范有機目 錄TOC\o“1-1“\h\z\u\l“_TOC_250005“試驗一多路選擇器的設(shè)計 1\l“_TOC_250004“試驗二D觸發(fā)器和鎖存器的設(shè)計 2\l“_TOC_250003“試驗三8位全加器 3\l“_TOC_250002“試驗四正弦信號發(fā)生器設(shè)計 4\l“_TOC_250001“試驗五序列檢測器的設(shè)計 5\l“_TOC_250000“試驗六樂曲硬件演奏電路設(shè)計 710試驗一多路選擇器的設(shè)計一、試驗?zāi)康模?QuartusIIVHDL二、試驗內(nèi)容：QuartusII41編輯輸入和仿真測試等步驟，給出仿真波形。測試。輸出信號接發(fā)光二極管。最終進展編譯、下載和硬件測試試驗。1性。三、試驗原理與方法：LED四、試驗條件：1、PC12、QuartusII31五、試驗步驟：4.1六、試驗留意事項：后備份好試驗數(shù)據(jù)，以備教師隨時查閱。七、試驗報告要求：件測試和具體試驗過程；給出程序分析報告、仿真波形圖及其分析報告。試驗二D觸發(fā)器和鎖存器的設(shè)計一、試驗?zāi)康模篤HDL仿真和測試。二、試驗內(nèi)容：13-8)，給出程序設(shè)計、軟件編譯、仿真分析、硬件測試及具體試驗過程。析、硬件測試及具體試驗過程。三、試驗原理與方法：利用不完整的IF挨次語句來實現(xiàn)對時序電路中記憶單元的描述。鎖存器也CP四、試驗條件：1、PC12、QuartusII31五、試驗步驟：4.1六、試驗留意事項：后備份好試驗數(shù)據(jù)，以備教師隨時查閱。七、試驗報告要求：12和實測結(jié)果，說明這兩種電路的異同點。試驗三8位全加器一、試驗?zāi)康模?、生疏利用QuartusⅡ的原理圖輸入方法設(shè)計簡潔組合電路，把握層次化EDA式的電子線路設(shè)計的具體流程。二、試驗內(nèi)容：1包括原理圖輸入、編譯、綜合、仿真、適配、開發(fā)板上的硬件測試，并將此全加極管顯示。218請在設(shè)計時通過共用輸入變量削減輸入端口數(shù)。三、試驗原理與方法：881高位加法器的最低位進位輸入信號端相接。四、試驗條件：1、PC12、QuartusII31五、試驗步驟：4.5.1六、試驗留意事項：后備份好試驗數(shù)據(jù)，以備教師隨時查閱。七、試驗報告要求：圖；給出加法器的時序分析狀況；最終給出硬件測試流程和結(jié)果。試驗四正弦信號發(fā)生器設(shè)計一、試驗?zāi)康模?、進一步生疏QuartusIILPM_ROMFPGA硬件資源的使用方法。二、試驗內(nèi)容：包括建立工程，生成正弦信號波形數(shù)據(jù)，仿真等。最終在開發(fā)板上實測，包括SignalTapII測試、FPGA中ROM的在系統(tǒng)數(shù)據(jù)讀寫測試和利用示波器測試。最終EPCSx50MHZ6.8D/ADAC0832，1uS。26-49SignalTapII三、試驗原理與方法：正弦信號發(fā)生器的構(gòu)造由4局部組成,如圖1所示。①計數(shù)器或地址發(fā)生器〔7〕③VHDL④8D/A。singt.vhdFPGAROM6ROM，由LPM_ROMCLKf0〔128，以及D/Aff=f0/128VHDLVHDL頂層設(shè)計singt.vhd波形輸出7位計數(shù)器〔正弦波數(shù)據(jù)存儲ROM8位D/A6.5四、試驗條件：1、PC12、QuartusII31D/A1五、試驗步驟：6.5六、試驗留意事項：后備份好試驗數(shù)據(jù)，以備教師隨時查閱。七、試驗報告要求：仿真分析、硬件測試和具體試驗過程。八、試驗思考題：如何實現(xiàn)輸出的正弦信號頻率可調(diào)？試簡述其工作原理。試驗五序列檢測器的設(shè)計一、試驗?zāi)康模?、用狀態(tài)機實現(xiàn)序列檢測器的設(shè)計，了解一般狀態(tài)機的設(shè)計與應(yīng)用。二、試驗內(nèi)容：QuartusII7-4并完成硬件測試試驗。來去抖動，或是用簡單的電路消退，可自行查找資料設(shè)計開關(guān)消抖動模塊。2、將待檢測預(yù)置數(shù)作為外部輸入信號，即可以隨時轉(zhuǎn)變序列檢測器中的比較試驗。三、試驗原理與方法：檢測器連續(xù)收到一組串行二進制碼后，假設(shè)這組碼與檢測器中預(yù)先設(shè)置的碼相同，則輸出1，否則輸出0。由于這種檢測的關(guān)鍵在于正確碼的收到必需是連續(xù)“11100101A“B四、試驗條件：1、PC12、QuartusII31五、試驗步驟：7.2.2六、試驗留意事項：后備份好試驗數(shù)據(jù)，以備教師隨時查閱。七、試驗報告要求：仿真分析、硬件測試和具體試驗過程。八、試驗思考題：假設(shè)待檢測預(yù)置數(shù)必需以右移方式進入序列檢測器，寫出該檢測器的VHDL代碼(兩進程符號化有限狀態(tài)機)，并提出測試該序列檢測器的試驗方案。試驗六樂曲硬件演奏電路設(shè)計一、試驗?zāi)康模?、學(xué)習(xí)利用數(shù)控分頻器〔見教材試驗5-3〕設(shè)計硬件樂曲演奏電路。二、試驗內(nèi)容：1ROMMUSICROM于教材例9-30中。留意該例數(shù)據(jù)表中的數(shù)據(jù)位寬、深度和數(shù)據(jù)的表達類型。此否則會出錯。ROM9-30ROM2、對教材中圖9-4中全部模塊，分別仿真測試，特別是通過聯(lián)合測試模塊F_CODE打算了音準(zhǔn)?？梢砸罁?jù)教材圖9-5的數(shù)據(jù)進展核對，假設(shè)有偏差要修正。3、完成系統(tǒng)仿真調(diào)試和硬件驗證。與演奏發(fā)音相對應(yīng)的簡譜碼輸出顯示可HIGH50MHZ6.84、在模塊MUSIC填入的樂曲。針對樂曲的曲長和節(jié)拍狀況轉(zhuǎn)變模塊CNT138T〔1/4。5ROM6、依據(jù)此項試驗設(shè)計一個電子琴，有164*46-7。7、為以上的電子琴增加一到兩個RAM，用以記錄彈琴時的節(jié)拍、音符和對應(yīng)的分頻與指數(shù)。然后可以通過掌握功能自動重播曾經(jīng)彈奏的樂曲。5-7取完成。三、試驗原理與方法：綜合利用數(shù)控分頻器、LPM_ROM、PLL等單元電路設(shè)計硬件樂曲演奏電路。系統(tǒng)框圖如圖1所示由三個模塊組成，分別為 NOTETABS、TONETABA、SPEAKERA。1硬件樂曲演奏電路構(gòu)造框圖9-4CNT138TMUSIC；SPEAKERA或音調(diào)發(fā)生器。SPEAKERA〔9-4SPKER〕獲得，CLK〔12MHZ〕的信號，通過SPEAKERASPKOUTSPEAKERACLK11計數(shù)器的預(yù)置值TONE[10..0]與SPKOUT的輸出頻率就有了對應(yīng)關(guān)系。例如在TONETABA〔9-4F_CODETONE[10..0]＝1036，將發(fā)出音符“3”音的信號頻率。音符的持續(xù)時間需依據(jù)樂曲的速度及每個音符的節(jié)拍數(shù)來確定，TONETABA模塊的功能首先是為SPEAKERA供給打算所發(fā)音符的分頻預(yù)置數(shù)，而此數(shù)在TONETABA13NOTATABS4HZ13TONETABA4INDEX[3..0]確定。NOTETABS8〔1384HZ，即每一計數(shù)值的停0.25143413”音符分頻預(yù)置值為1036，在SPEAKERA4HZROMTONEINDEX[3..0]端口9-1中說明。四、試驗條件：1、PC12、QuartusI