電子技術綜合實驗箱使用說明書

目錄

一、系統(tǒng)介紹2

2.配置2

3.軟硬件安裝2

四、系統(tǒng)功能介紹4

5.MCU單片機小系統(tǒng)22

六、ISE9.1簡明教程36

7、電子技術綜合實驗箱實驗項目介紹47

實驗一、流水燈控制實驗48

實臉二、數碼管顯示實驗50

實臉3.液晶顯示實驗52

實驗4.串行A/D實驗53

實驗5.串行D/A實驗54

實驗6.232通信實臉55

實臉七、鼠標鍵盤驅動和VGA顯示實臉57

實驗8:簡易電子琴實驗61

實驗9:音樂播放實驗61

實驗10:等精度頻率計實驗62

實驗十一：DDS實驗63

實驗11:擴展部分實驗（僅提供方案）66

實驗一、數字存儲示波器66

實驗2,頻譜分析儀68

八、ISE9.1i安裝步驟73

電子技術綜合實驗箱使用說明書

一、系統(tǒng)介紹

電子技術綜合實驗箱由新三智科教裝備研制，是以單片機和FPGA為核心的綜合實驗系

統(tǒng)。主要適用于參加全國高校電子競賽的高校賽前輔導，以及本科生單片機和FPGA的入門級

教學。同時，該實驗系統(tǒng)還可以作為中小企業(yè)的研究生、電子工程師等用戶的開發(fā)平臺和助

手。訓練工具。開發(fā)工程師可以使用VHDL語言、VerMog語言、原理圖或方程式，結合Xili

nx集成開發(fā)環(huán)境開發(fā)FPGA應用，使用C語言或匯編語言開發(fā)微控制器應用。

2.配置

2.1基本配置

★1.5V、3.3V、1.8V板載電源

★2.400,000SpartanIIIXC3S400FPGA

★3.支持JTAG、SlaveSerial、SeIectMAP等加載模式

★4.支持FPGAEEPROM配置，EEPROM芯片為XCFO2s

★5、設置50MHz晶振，滿足高速設計要求

★689c、以STC58RD+為核心的單片機最小系統(tǒng)

★7.高速AD/DA模塊

★8.支持標準RS232串口

★9.PS2鍵盤接口，PS2鼠標接口，支持3D、4D滾輪鼠標

★10.VGA顯示器接口，支持800X600、1600X1200或自定義分辨率

★11.12864點陣液晶顯示器（選配）

2.2可選配置

★12.大容量高速SRAM模塊，容量128KB

★13.直接數字合成DDS模塊

★14.語音處理模塊

3.軟硬件安裝

3.1開發(fā)包內容

★電子技術綜合實驗箱：

★FPGA下載線；

★串口線；

★用戶手冊（包括原理圖和元器件清單）；

★光盤（含ISE7.1、ModelSim6.0,Keilc51、ISPlayv1.5開發(fā)軟件（數據手冊）；

3.2電子技術綜合實臉箱各模塊基本配置：

◎底板：

★+12V、-12V、5V、-5V、3.3V、1.8V電源

★VGA顯示接口

★PS2鼠標、鍵盤接口

★RS232串行通訊接口

★音頻輸入/輸出接口

★液晶界面

★2個獨立按鍵

★8顆LED

★電源指示燈

★每個模塊插座

◎FPGA模塊：

★SpartanIIIXC3S40040萬門FPGA

★XCF02S(2Mbit)配置PROM

★設置3.3V、2.5V、1.8V、1.2V供電

★設置Jtag下載電路

★電源指示燈

★/外接電源開關

◎單片機模塊：

★51系列核心單片機，兼容多種機型

★地址、數據、中斷等多種擴展接口。

★內置ISP下載電路

★8個7段數碼管

★128*64點陣液晶

★4行4列按鍵

★32K靜態(tài)SRAM

★TLC549AD芯片

★TLV5618DA芯片

★11.059MHz晶振：

3.3硬件安裝

用

昌§

——^R

二^

七Cn

fTlu

AD/DALun

F

FPGA售

呂E

uA目

u呂n

-DL：uno

u呂

u目<

aEnc

w-iup>

000000000ODDDODPnDDDOO

■■■■IIII■Bi■■i■iiirrail

iiiiiniiiiiiiiiiiiiiiiiiiiiiiiiii----------------日

MHnnfl□□□□□□[]DO

bn

=o

□no

OD呂

DDSUu=0B

苣

呂

3呂

呂

Un

MCU03呂

s呂

ao呂

L-M-VE

DODOa0.

□o

〉加口2O

CoJJ31X0

3aFLE>

aczii_)L_J=czDxj

noUll

圖3.1硬件安裝示意圖

硬件安裝過程非常簡單，如圖3.1所示，將每個模塊插入相應位置即可。系統(tǒng)未上電

時連接FPGA模塊和MCU模塊的下載線。調試FPGA時，將附件中的FPGA下載線一端連接到

電腦的并口，另一端連接到FPGA模塊的JTAG下載接口。調試單片機時，將附件中串口線

的一端連接到電腦的串口，另一端連接到單片機模塊的串口。

至此，硬件安裝完成，可以下載配置進行調試。

3.4軟件安裝

本系統(tǒng)使用的軟件可以從網上獲得，安裝過程可以在其使用說明書中找到。

四、系統(tǒng)功能介紹

電子技術綜合實驗箱采用模塊化設計方法。將各個功能設計成一個獨立的模塊，可以充

分利用FPGA和MCU的資源，通過各個模塊的不同組合，可以輕松實現各種實驗項目。能充分

滿足教學、學習、競賽和研究的需要。

4.1電源

實驗箱采用直流+12V、-12V、5V電源供電，電壓轉換芯片LD1084-3.3和LD1084-1.8提供

系統(tǒng)所需的3.3V和1.8V電壓。電路圖如圖4.1所示：

U4

+5VLD1084D2T18+1.8V

32

INgOUT

C211

ED」老I。加

O.luF——10uF

O.luF

U3

圖4.1

4.2PS/2鍵鼠接口實驗盒上提供了兩個PS/2接口，可以同時連接鍵盤和鼠標。PS/2接口

引腳定義如圖4.2所示，其中數據信號線和時鐘信號線連接到FPGA芯片。鍵盤和鼠標可以由

FPGA驅動。

功

引腳

能對應信號

據

1效

物KB_DATA./MOUSEJ)ATA.

2保

3地

GND

電

4源

時VCC

5鐘

保KB_CLK/MOUSE_CLK

6留

圖4.2

4.3RS-232串行通訊

實臉箱上有一個標準的9針RS-232接口，只使用了“pin2-RxD”和“pin3-TxD"兩條信號

線，兼容RS-232兩線制通訊協議.-232接口使用+3V—H5V表示邏輯“0”，-3V—15V表示邏

輯“1”，所以實臉箱上使用MAX202電平轉換電路將其轉換為數字邏輯電平。具體電路連接如

圖4.3所示，MAX202的11腳和12腳連接到FPGA。

圖4.3

4.4VGA接口

實驗箱上提供VGA接口，可用于驅動CRT或液晶顯示器。通過對硬件進行編程，將標準的VGA

信號（紅綠藍三色信號和行幀同步信號）輸出到顯示器，驅動其顯示圖像信號。VGA接口只

需要使用5個引腳，其中行和幀同步信號由FGPA直接輸出；紅綠藍三色信號使用FPGA上的8

個引腳輸出8位數據，其中紅綠藍2個。每個藍色有3位，輸出值通過電阻網絡D/A轉換后連接

到顯示器，有256色。

顯示接口信號的硬件編程，請參考電視顯示原理與實驗程序。

4.5液晶顯示

電子技術綜合實臉箱底板可接液晶顯示模塊，其規(guī)格為：128*64點陣液晶。該模塊無硬

件字庫，可通過軟件編程顯示英文、漢字和圖形。該模塊有一組控制命令。通過編寫命令，

可以開啟/關閉模塊的顯示、功能設置、模式設置、讀寫等操作。有關此LCD模塊的使用詳

情，請參閱CD-ROM中LCD模塊的使用說明書。硬件連接關系如圖所示。其中，W2用于調

節(jié)液晶顯示器的對比度。液晶的信號管腳與FPGA管腳相連。

LCD接口

GNDVCC

12IQ?"

十4

GNDIO3"

56

107IQ9

78

101。icTT

910

10121013

1112

IQ15IQ16

1314

10181019

1516

VCC［一型?

1718

GND

1920

圖4.5

4.6獨立按鍵電子技術綜合實臉箱右下角右下角有一排2個按鍵，標簽為KEY1-KEY2,直接連

接FPGA的I/O管腳。每個按鍵連接一個上拉電阻，默認狀態(tài)為“1”，按下狀態(tài)為"0"。

圖4.6

4.7音頻接口

音頻接口可以實現音頻信號的輸出。時鐘通過計數器以不同的分頻比進行分頻，產生不同比

例的信號。可以通過按鍵控制音階，可以播放簡單的曲調，或者可以將樂譜存儲在SRAM中

以進行自動演奏。J101為音頻接口，可接音箱或耳機。FPGA發(fā)出的音調信號經過放大后送

到音頻接口。具體電路結構如圖10所示。各個音調的頻率見表1o

4.8FPGA模塊

4.8.1擴展端口

FPGA模塊板上有一個50MHz的有源晶振，接GCK0作為FPGA的工作時鐘。FPGA的I/O管腳通

過四個40管腳雙排管腳引出。雙排管腳與FPGA管腳的對應關系在FPGA模塊電路板正面已經

詳細標注，以供參考。同時，FPGA模塊與其他模塊的連接關系已經在單個模塊中進行了描述。

如果想進一步了解FPGA模塊的設計結構，可以參考光盤上原理圖中的fpga.pdf。

4.8.2加載模式

FPGA模塊通過下載線與電腦連接，下載并配置FPGA和PR0M。有兩種配置模式，可以是串

行主控模式或者JTAG模式，加載模式的選擇可以通過一個4位的撥碼開關來實現。在串行主

控模式下，系統(tǒng)上電時會自動將PROM中的內容加載到FPGA中。如果加載成功，撥碼開關

旁邊的加載指示燈會快速熄滅。該模式一般在項目調試完成后使用。FPGA小系統(tǒng)只有在可

以離線工作的情況下才能使用。在JTAG模式下，FPGA和PROM的加載由計算機完成。這

種模式一般在工程調試過程中反復驗證設計時使用。在調試過程中，一般只加載FPGA進行調

試就足夠了?？紤]到PROM的使用壽命有限，最好在設計通過后加載PROM,撥碼開關配置

表

表面4.8.1

4.9單片機模塊

這里只簡單介紹MCU模塊與電子技術綜合實驗箱底板的連接關系及其信號定義。單片機

模塊的詳細介紹將在第七部分進行。MCU主要通過兩排擴展接口通過背板與其他模塊建立連

接關系。如圖所示4.9.1

RDqCWRJ9VCCJll

12

T1入TOGND八0GND,c

網T1q"INTOVCC八oVCC,

563434□______?

TXDg入RXDAI5小6Al°?

785656

P15qcP14All八6A9,

9107878

P13q0P12A806A13,

1112910910

PHq大Pl。A14c6A12,

131411121112二

0D]4_oA6

_0151601314(1314

；D3A5"0八4

17181516t15160_____

\D5A3入A2，

19201718017180______,

__AcD7Al八6A0

21220_____.

CS7'CS6

n2324

GND4；GNDHEADERI0X2HEADER10X2-

2526

圖片4.9.1

4.10AD/DA模塊

電子技術綜合實驗箱增加了高速模數和數模轉換模塊o該模塊包含一個模數轉換器和一個數

模轉換器。精度為12位，模數轉換速度為25MSPS。數模轉換速度為100MSPS,非常適合各種

高速數據的采集。

各接口位置示意圖如圖4.10.1:

輸入AD芯片的|--------------------

信號測試然子I口讓考電壓選擇開關

翼壓擴展端子

圖片4.10.1

如圖4.10.1所示：

J15為模塊+5V電源選擇開關。當開關設置為“MB”時，模塊由實驗箱底板供電。當設置

為“0”時，模塊通過外部+5V輸入端子①由外部電源供電。

J16為模塊+3.3V電源選擇開關。當開關設置為“MB”時，模塊由實驗箱底板供電。當設

置為“0”時，模塊通過外部+3.3V輸入端子②由外部電源供電。

J13為模塊的-5V電源選擇開關。當開關設置為“MB”時，模塊由實驗箱底板供電。當設

置為“0”時，模塊通過外部+5V輸入端③由外部電源供電。

J17為AD芯片時鐘測試端，J6為升壓電位器。由于AD9225的輸入信號最大范圍為0?4V,

實際輸入信號可能有正負，所以需要提高輸入信號的電位以滿足AD的需要。

SMA座P1為未經預處理的信號輸入端。信號經過NE5532和電位升壓電路組成的兩級有源

低通濾波器，進入AD8055組成的電壓跟隨器，最后送到AD9225,這里有源低通濾波器的理論

截止頻率為1M,所以輸入信號必須小于1M。J2_1為P1信號的測試端。

SMA座J8_1的輸入信號直接進入由ad8055組成的電壓跟隨器，方便用戶自行設計AD的前

端輸入電路。J9為J8_1信號的測試端。

J14是電壓跟隨器AD8055的輸出和AD9225的輸入。

SMA插座J29是DA芯片AD9752的外部參考電壓輸入插座，為DA芯片提供穩(wěn)定的參考電壓。

JP5是DA芯片的參考電壓選擇開關。當JP5設置為“1.2V”時，DA芯片部分的參考電壓產生電

路為DA提供穩(wěn)定的參考電壓。當JP5設置為“0”時，DA芯片的參考電壓由j29提供。

模塊上AD芯片的輸入范圍可以通過SPDT開關JP3來選擇。JP3設為“2V”時，AD揄入范

圍為0?4V,JP3設為“1V”時，AD輸入范圍為0?2V。

AD9225和AD9752的電路圖分別4.10.2如圖4.10.3和圖4.10.3所示:

與消

REF—SEL—?禽刀出j15

+5v_saa』K滔毒R*

RE30M

J17

聞

ADIN應熊tL8

DRVDD

DRVSSCLK

牙

AVDD3334￡電

AVDDST12CLSB)3132自

AVSSBml2930左

AVSSm。2728右

AD」N^23B92526E

―SNA8232

SNBB4R

—1同B72122

aVREFB61920*皆

HSINCES—

官B718E

FCOMREFCOMB41516

B31314H

21g

CAPTB2—112左。

CAPBB1910

OR8甘1

7

56d

丁

一

可r34

"lT?！?gt;D9225%a

O.E16皆254-s

潮

—{—CIS34/器至

C120.1UFO」UF

」T.L

滔磷

中洪

—

+33<出超77

O1UFAAD9225

囹？a3

JP5

尸L$E彈萬居奇開美

|—zm寸

slilU

U6VCC

(hll24

DBll(MSB)AVDDT

dal。20-

DB10ACOM

da93AGNLO.luF

DB9

da8422

DB8IOUTAL13

<h75

DB7

da66740nH

DB6IOUTBAGND

da57———|=j=C38

DBS

da48C35300pf

DB4L，8055

da3923.1UF||

DB3ICOMP

daEO

DB2

AGND

DB1

皿

DBO(LSB)RERO

CRKSMA^

CLK

，崢16REFI。DAOUTF

SLEEPREFLO

3,3V

丁27J35

DVDDFSADJ

26C362的254單楙針

DCOM

JT~O.1UF

DGNDAJD9725AGNDAGND測也悠于

AQJDDGND

J13

-53ect單刀雙轎開關

弱熊符翼招Q演119

rinonriiiiiiiiiiiiimi

0600c--9jbcnz-06

Ofl-I?—<'―<?—<?—<—*AD9752

JI2

20—254單推針

AD_IN測試詡彳圖2

圖片4.10.4

4.11RAM_ROM模塊

RAM_ROM模塊包含一個64K*16的SRAMIDT71V016,可以通過在FPGA部分生成一個SRAM控制器

來讀寫SRAM。該模塊還包含一個符合I通信標準的2CEEPR0M24C16,可以2c在FPGA部分實現I

總線。協議控制器完成對EEPROM的讀寫。電路及接口結構如

如圖19和圖20所示：

RAMR

U90

Iga7BAMD

ImO

R

sis^AMJT

g□lAipy*

M為ujfiT

)0IAM_IJ

)1lAlftlO

xmuJ5Mun?

m，,IrXn：.

g

速

尹.

mrr刖“

圖4.11

JaDrlh-

R/M2RAMg

R^TA：

FLWAIBAMCE

E5TST

sRW/lE

HW_DB9

KAQ]JWQM#"

1u0

KA<_U>u

10R^~b4BRQ^bll

EWT?"M

1:5

9

n

竺：M尹至

1641

PKfA14ttRANAlo

19

ISx)

HAE

192L1'--I!1'?

XB

21x一|H劃

22

232x51]!''

X

raoT

圖4.12

4.13?DDS模塊

模塊各部分電路圖如下:

電源電路圖4.13.1如下: