EDA電子教案情境二省公開課一等獎全國示范課微課金獎?wù)n件

EDA技術(shù)與應(yīng)用酒泉職業(yè)技術(shù)學(xué)院機電工程系.911/34第一章EDA技術(shù)概述第一節(jié)EDA技術(shù)發(fā)展及其未來第二節(jié)EDA技術(shù)組成要素第三節(jié)EDA軟件系統(tǒng)組成第四節(jié)基于可編程邏輯器件EDA

技術(shù)流程上一頁下一頁22/34第一節(jié)EDA技術(shù)發(fā)展及其未來電子設(shè)計自動化（ElectronicsDesignAutomation）是指利用計算機來完成電子系統(tǒng)設(shè)計。

依據(jù)系統(tǒng)對硬件行為和功效要求，自上而下地逐層完成對應(yīng)描述、模擬、綜合、優(yōu)化和布線，直到完成硬件設(shè)計。在設(shè)計過程中除了對硬件行為和功效需要設(shè)計人員進行描述以外，其它設(shè)計過程均由計算機自動完成。這個過程稱為電子設(shè)計自動化（EDA）上一頁下一頁33/34一、EDA技術(shù)發(fā)展進程（三個階段）1．電子系統(tǒng)設(shè)計CAD是EDA發(fā)展初級階段（20世紀60年代中期—80年代初）。2．電子系統(tǒng)設(shè)計CAE是EDA發(fā)展中級階段（20世紀80年代初—90年代初）。3．以可編程器件為關(guān)鍵EDA技術(shù)是EDA發(fā)展高級階段（20世紀90年代以來）上一頁下一頁44/34缺點：（1）各軟件只針對某一詳細應(yīng)用而開發(fā)，相互銜接比較困難；（2）不能提供系統(tǒng)級綜合與仿真，難以適應(yīng)復(fù)雜、大規(guī)模電子系統(tǒng)設(shè)計，主要面向LSI和PCB設(shè)計。1．CAD階段以二維平面圖形計算機輔助設(shè)計軟件為工具，代替?zhèn)鹘y(tǒng)手工制圖設(shè)計印制電路板（PCB）和集成電路階段。主要進行PCB布局布線、電路模擬與仿真、原理圖繪制等等。比如：TANGO、SPICE。BACK上一頁下一頁55/342．CAE階段因為制訂了EDA工業(yè)標準，采取統(tǒng)一數(shù)據(jù)管理技術(shù)，各種設(shè)計模塊逐步整合成為一個完整計算機輔助工程設(shè)計系統(tǒng)（CAE），結(jié)合完善電子系統(tǒng)設(shè)計流程，可經(jīng)過次序循環(huán)完成設(shè)計全過程。比如：OrCAD和Protel早期版本

缺點：設(shè)計輸入伎倆以原理圖輸入為主，形式單一，不適應(yīng)大規(guī)模電子系統(tǒng)設(shè)計。BACK上一頁下一頁66/343．EDA階段系統(tǒng)設(shè)計關(guān)鍵是可編程器件設(shè)計。以邏輯綜合、硬件行為仿真、參數(shù)分析和測試為主要特點，設(shè)計輸入形式多樣，出現(xiàn)了用硬件描述語言（HDL）描述設(shè)計輸入方法。EDA工具是一個開放式完整集成設(shè)計環(huán)境，應(yīng)包含電氣原理圖與硬件描述語言輸入、自動布局布線PCB設(shè)計、混合型電路仿真、PLD設(shè)計與下載等功效。不一樣EDA工具之間應(yīng)該含有良好接口特征，從而能夠資源共享。

上一頁下一頁77/34二、EDA技術(shù)發(fā)展前景可編程模擬器件和數(shù)?；旌掀骷焖侔l(fā)展；

可編程邏輯器件集成度、工作電壓、時鐘效率等快速提升；

EDA技術(shù)應(yīng)用范圍快速擴大。上一頁下一頁88/34當前主要應(yīng)用在：微控制器技術(shù)（Microcontroller）、專用集成電路芯片設(shè)計（ApplicationSpecificIntegratedCircuit，ASIC）數(shù)字信號處理(DigitalSignalProcess-ing，DSP)。在當前，利用EDA技術(shù)進行電子系統(tǒng)設(shè)計最終目標是完成專用集成電路芯片（ASIC）設(shè)計與實現(xiàn)。BACK上一頁下一頁99/34第二節(jié)EDA技術(shù)組成要素1．大規(guī)?？删幊唐骷?．硬件描述語言3．軟件開發(fā)環(huán)境4．試驗開發(fā)環(huán)境上一頁下一頁1010/341．大規(guī)?？删幊唐骷?/p>

—電子系統(tǒng)設(shè)計載體；可編程器件：由用戶編程以實現(xiàn)某種電子電路功效器件?？删幊唐骷删幊踢壿嬈骷≒LD）（ProgrammableLogicDevice）可編程模擬器件（PAC）（ProgrammableAnalogCircuit）上一頁下一頁1111/341212/34PLD低密度PLD高密度PLD可編程陣列邏輯(PAL）通用陣列邏輯（GAL）復(fù)雜可編程邏輯器件（CPLD）現(xiàn)場可編程門陣列（FPGA）在系統(tǒng)可編程邏輯器件（isp-PLD）PAC在系統(tǒng)可編程模擬器件（isp-PAC）BACK上一頁下一頁1313/342．硬件描述語言

—電子系統(tǒng)設(shè)計主要表示伎倆電子設(shè)計自動化（EDA）技術(shù)要求用硬件描述語言（HardwareDescriptionLanguage，HDL

）來進行硬件行為（信號連接關(guān)系、定時關(guān)系）和功效（邏輯功效）描述。

常見HDL語言：VHDL語言、VerilogHDL語言等。上一頁下一頁1414/341515/34HDL語言特點：（1）含有較強電路描述能力；（2）易于傳遞、修改、保留、重復(fù)

利用設(shè)計；（3）易于層次化和結(jié)構(gòu)化設(shè)計；（4）與詳細硬件電路設(shè)計平臺無關(guān)。BACK上一頁下一頁1616/343．軟件開發(fā)環(huán)境

—電子系統(tǒng)設(shè)計軟件平臺MAX＋PlusII和QuartusII

Altera企業(yè)產(chǎn)品，業(yè)界最易學(xué)易用EDA軟件，F(xiàn)PGA/CPLD開發(fā)集成環(huán)境，支持Altera企業(yè)大多數(shù)FPGA/CPLD器件。ispEXPERT——LatticeFoundation——XilinxPAC-Designer——LatticeBACK上一頁下一頁1717/341818/341919/342020/344．試驗開發(fā)系統(tǒng)

—電子系統(tǒng)設(shè)計下載與硬件驗證工具提供FPGA/CPLD芯片下載電路及EDA試驗、開發(fā)環(huán)境外圍資源，以供硬件驗證用。普通包含：（1）試驗開發(fā)所需各類基本信號發(fā)生模塊（時鐘、脈沖、電平等）（2）通用數(shù)字式和掃描驅(qū)動類型接口（3）模擬器件及接口（4）監(jiān)控程序模塊（5）目標芯片適配座，以及FPGA/CPLD目標芯片和編程下載電路等。上一頁下一頁BACK2121/342222/342323/342424/342525/342626/34第三節(jié)EDA軟件系統(tǒng)組成EDA軟件系統(tǒng)基本結(jié)構(gòu)大致包含：EDA軟件系統(tǒng)設(shè)計輸入模塊設(shè)計數(shù)據(jù)庫模塊分析驗證模塊綜合仿真模塊布局布線模塊上一頁下一頁2727/34一、設(shè)計輸入模塊接收用戶不一樣設(shè)計輸入表示方式（原理圖輸入、波形輸入、層次輸入、HDL輸入等），并進行語義正確性和語法規(guī)范性檢驗。然后將用戶設(shè)計描述數(shù)據(jù)轉(zhuǎn)換為EDA軟件系統(tǒng)內(nèi)部數(shù)據(jù)格式（即網(wǎng)表文件，如EDIF文件），存入設(shè)計數(shù)據(jù)庫，方便于其它模塊調(diào)用。設(shè)計輸入模塊普通包含對應(yīng)于各種設(shè)計輸入方式編輯器和分析器。上一頁下一頁2828/34二、設(shè)計輸入數(shù)據(jù)庫保留系統(tǒng)庫單元以及用戶設(shè)計描述數(shù)據(jù)（網(wǎng)表文件）。三、分析驗證模塊進行模擬驗證、設(shè)計規(guī)則檢驗、故障診療等。上一頁下一頁2929/34四、綜合仿真模塊所謂綜合，就是將用行為和功效層次表示電子系統(tǒng)轉(zhuǎn)換為低層次便于詳細實現(xiàn)模塊組合裝配而成過程。也就是把軟件設(shè)計HDL描述與硬件結(jié)構(gòu)掛鉤，是實現(xiàn)軟件轉(zhuǎn)化為硬件關(guān)鍵，是文字描述與硬件實現(xiàn)之間一座橋梁。

所謂仿真，就是利用EDA工具對綜合后結(jié)果進行模擬測試過程。上一頁下一頁3030/34五、布局布線模塊實現(xiàn)由邏輯設(shè)計到物理實現(xiàn)映射，與物理實現(xiàn)方式親密相關(guān)。其功效是將綜合產(chǎn)生網(wǎng)表文件配置于制訂目標器件，也稱為適配器。上一頁下一頁BACK3131/34第四節(jié)基