《電子技術及應用 第2版》 測試題 第七章測試

PAGE12PAGE第七章測試一、判斷題1、（）組合邏輯電路的功能特點是：任意時刻的輸出只取決于該時刻的輸入，而與電路的過去狀態(tài)無關。2、（）在組合邏輯電路中，門電路存在反饋線。3、（）編碼器的特點是在任一時刻只有一個輸入有效。4、（）帶有控制端的基本譯碼器可以組成數(shù)據(jù)分配器。5、（）共陰極的半導體數(shù)碼管應該配用低電平有效的數(shù)碼管譯碼器。6、（）用一個十六懸疑的數(shù)據(jù)選擇器可以實現(xiàn)任何一個輸入為四變量的組合邏輯函數(shù)。7、（）一位半加器具有兩個輸入和兩個輸出。二、選擇題1、組合邏輯門電路在任意時刻的輸出狀態(tài)只取決于該時刻的（）。A.電壓高低B.電流大小C.輸入狀態(tài)D.電路狀態(tài)2、組合邏輯電路通常由（）組合而成。A.門電路B.觸發(fā)器C.計數(shù)器D.寄存器3、編碼器的邏輯功能是（）。A.把某種二進制代碼轉(zhuǎn)換成某種輸出狀態(tài)B.將某種狀態(tài)轉(zhuǎn)換成相應的二進制代碼C.把二進制數(shù)轉(zhuǎn)換成十進制數(shù)D.把十進制數(shù)轉(zhuǎn)換成二進制數(shù)4、八選一數(shù)據(jù)選擇器當選擇碼S2，S1，S0為1，1,0時（）。A.選擇數(shù)據(jù)從Y3輸出B.選擇數(shù)據(jù)從I3輸入C.選擇數(shù)據(jù)從Y6輸出D.選擇數(shù)據(jù)從I6輸入。5、7段碼譯碼器當輸入二進制數(shù)為0001時，7段碼顯示為（）。A.b,cB.f,eC.a,dD.b,d6、一個四選一數(shù)據(jù)選擇器，其地址輸入端有（）個。A.16B.2C.4D.87、半加器的邏輯式為（）。A.S=A⊙BC=ABB.S=A⊙BC=A+BC.S=A⊕BC=ABD.S=A⊕BC=A+B三、分析題1、組合邏輯電路如圖7-1所示，要求：（1）試分析該電路的邏輯功能；（2）設計出用與非門實現(xiàn)該邏輯功能的電路。圖7-1題1圖2、在某組合邏輯電路的設計中，輸入量、、、和輸出量之間邏輯關系的真值表，如表7-1所示，沒有出現(xiàn)的輸入變量組合視為無關項，試設計一個能夠?qū)崿F(xiàn)該真值表的邏輯電路，化簡后用與非門實現(xiàn)。表7-1題2邏輯關系真值表3、設計一個組合邏輯電路，要求對兩個兩位無符號的二進制數(shù)和，進行大小比較。如果大于或等于，則輸出端為“1”；否則為“0”。試用與非門實現(xiàn)該邏輯電路。4、設計一個組合邏輯電路，要求實現(xiàn)兩種無符號的三位二進制碼之間的轉(zhuǎn)換。第一種三位二進制記作，第二種三位二進制記作，它們之間的轉(zhuǎn)換表，如表7-2所示。要求：是輸入碼，是輸出碼。要求用門電路實現(xiàn)該最簡的轉(zhuǎn)換電路。表7-2題4數(shù)碼轉(zhuǎn)換表5、某一組合邏輯電路如圖7-2所示，要求：（1）寫出輸出量的邏輯表達式；（2）試分析該邏輯電路的邏輯功能。圖7-2題5圖6、在圖7-3中，若時，試問七段LED數(shù)碼管顯示什么字符？圖7-3題6圖7、如圖7-4所示的多路數(shù)據(jù)傳輸系統(tǒng)，用74LS151和74LS138實現(xiàn)從甲地向乙地傳送數(shù)據(jù)。要求實現(xiàn)下列數(shù)據(jù)傳送