第11章(3)工程電磁兼容(第二版)(路宏敏)

<1>11.3PCB的EMC設(shè)計(jì)<1><2>在高速電路中，其中的IC封裝等問(wèn)題是影響EMC性能的重要因素之一。新的封裝設(shè)計(jì)需要減少I(mǎi)C的寄生參數(shù)，進(jìn)而削弱寄生效應(yīng)。IC的寄生效應(yīng)包括噪聲、延遲、邊沿速率、頻率響應(yīng)、天線(xiàn)效應(yīng)等。隨著技術(shù)的發(fā)展，IC設(shè)計(jì)、IC封裝及PCB設(shè)計(jì)間的關(guān)系越來(lái)越密切。IC設(shè)計(jì)的總體布局不僅受到工藝的限制，同時(shí)也要兼顧PCB板級(jí)的許多制約因素。<3>PCB的EMC設(shè)計(jì)技術(shù)集成電路（IC）封裝技術(shù)

新的封裝設(shè)計(jì)在于減小IC的寄生參數(shù)，進(jìn)而消弱寄生效應(yīng)。PCB設(shè)計(jì)技術(shù)EMC預(yù)測(cè)技術(shù)與EDA技術(shù)時(shí)鐘展頻技術(shù)過(guò)孔設(shè)計(jì)技術(shù)ESD防護(hù)技術(shù)

消弱高速電路中的噪聲效應(yīng)。<4>PCB電磁兼容性設(shè)計(jì)的一般原則PCB板層布局原則確定合適的PCB尺寸。對(duì)高速高性能系統(tǒng)在目標(biāo)允許的情況下采用疊層設(shè)計(jì)。

關(guān)鍵電源平面與其對(duì)應(yīng)的地平面相鄰。

參考面的選擇應(yīng)優(yōu)選地平面。

相鄰層的關(guān)鍵信號(hào)不跨分割區(qū)。

元件面下面有相對(duì)完整的地平面。

合理布局各種信號(hào)線(xiàn)。

高頻、高速、時(shí)鐘等關(guān)鍵信號(hào)有一相鄰地平面。

在高速電路設(shè)計(jì)中，避免電源平面層向自由空間輻射能量。<5>地線(xiàn)、電源線(xiàn)和信號(hào)線(xiàn)布置原則1.地線(xiàn)的布置在電路設(shè)計(jì)中，地有多種含義，比如“數(shù)字地”、“模擬地”、“信號(hào)地”、“噪聲地”、“電源地”等。處理接地問(wèn)題應(yīng)注意以下問(wèn)題：在小信號(hào)與大電流電路做在一起的電路中，必須將地(GND)明顯地區(qū)分開(kāi)來(lái)。正確選擇單點(diǎn)接地與多點(diǎn)接地。數(shù)字地與模擬地分開(kāi)。接地線(xiàn)應(yīng)盡量加粗。接地線(xiàn)構(gòu)成閉環(huán)路。<6>線(xiàn)路板上的地線(xiàn)示意圖噪聲部分模擬部分?jǐn)?shù)字部分<7>2.電源線(xiàn)的布置供電環(huán)路面積應(yīng)減小到最低程度，不同電源的供電環(huán)路不要相互重疊。印制電路板上的供電線(xiàn)路應(yīng)加上濾波器和去耦電容。不相容的信號(hào)線(xiàn)應(yīng)相互隔離。盡量減小信號(hào)環(huán)路的面積?？紤]阻抗匹配問(wèn)題。輸入、輸出線(xiàn)在連接器端口處應(yīng)加高頻去耦電容。盡量縮短模塊間印制電路板的外接電纜。3.信號(hào)線(xiàn)的布置<8>布線(xiàn)設(shè)計(jì)原則PCB走線(xiàn)中應(yīng)遵循3W法則。所有走線(xiàn)的分割距離滿(mǎn)足：走線(xiàn)邊沿間的距離應(yīng)大于或等于2倍的走線(xiàn)寬度，即中心線(xiàn)之間的距離為走線(xiàn)寬度（W）的3倍。<9>在涉及PCB的設(shè)計(jì)中，