半導(dǎo)體鍍膜設(shè)備國產(chǎn)化分析報告

半導(dǎo)體鍍膜設(shè)備國產(chǎn)化分析報告景氣來臨，設(shè)備先行半導(dǎo)體產(chǎn)業(yè)鏈制造牽頭半導(dǎo)體整個產(chǎn)業(yè)鏈：設(shè)計-制造-封測數(shù)據(jù)來源：西南證券數(shù)據(jù)來源：華芯投資，西南證券整理

芯片制造全產(chǎn)業(yè)鏈示意圖

國家產(chǎn)業(yè)基金承諾投資產(chǎn)業(yè)鏈占比西南電子西南電子西南電子西南電子技術(shù)變遷半導(dǎo)體技術(shù)變遷

尺度演變：光刻技術(shù)（1990s-2010s）、多重圖案工藝（2000s-2020s）、EUV+多重圖案（2010s-2020s）；口

結(jié)構(gòu)演變：平面結(jié)構(gòu)（1990s-2010s）、FinFET結(jié)構(gòu)（2010s-2020s）、Gate-All-Around結(jié)構(gòu)（2020s）；口

材料演變：Poly-Si，鎢，鋁（1990s）、鎢，銅（2000s）、鎢，銅，鈷封裝（2010s）、銅，鈷，新材料（2020s）。

半導(dǎo)體技術(shù)變遷示意圖尺度結(jié)構(gòu)材料半導(dǎo)體產(chǎn)業(yè)鏈制造工藝半導(dǎo)體制造工藝流程

如今建設(shè)一條12英寸芯片生產(chǎn)線的投資已經(jīng)很高，少則30-50億美元，其中僅半導(dǎo)體設(shè)備的投資占70%以上。

根據(jù)2017年美國加州UC

Berkeley大學(xué)的理論數(shù)據(jù)，一條月產(chǎn)12英寸硅片，5萬片的生產(chǎn)線，需要50臺光刻機，10臺大束流離子注入機，8臺中束流離子注入機，40臺付蝕機以及30臺薄膜淀積設(shè)備等，估計各類設(shè)備的總計臺(套)要超過500個。晶圓制造工藝流程圖數(shù)據(jù)來源：百度文庫，西南證券整理西南電子西南電子西南電子產(chǎn)業(yè)地位國產(chǎn)設(shè)備國產(chǎn)半導(dǎo)體設(shè)備產(chǎn)業(yè)地位：眾多核心設(shè)備缺乏自主性生產(chǎn)能力

國產(chǎn)半導(dǎo)體設(shè)備產(chǎn)業(yè)地位

數(shù)據(jù)來源：中國產(chǎn)業(yè)信息網(wǎng)，西南證券整理技術(shù)差距國產(chǎn)刻蝕機設(shè)備與國際先進技術(shù)水平的差距縮短至2-3年

以02專項實施最早的硅刻蝕機為例，于2003年啟動時，與國外相差20多年的差距；經(jīng)過這些年的發(fā)展和國家專項的大力支持，北方華創(chuàng)每一代的設(shè)備推出后，差距都在縮小。2016年14nm的刻蝕機進入生產(chǎn)線時，技術(shù)差距基本縮小到2-3年。國產(chǎn)設(shè)備

北方華創(chuàng)硅刻蝕機與國外技術(shù)差距 數(shù)據(jù)來源：北方華創(chuàng)，西南證券整理西南電子西南電子西南電子鍍膜工藝集成電路中不同薄膜的作用MOSFET剖面圖IC中的薄膜類型：介電質(zhì)薄膜（SiO2、SiN）：用來隔離導(dǎo)電層、作為擴散及離子注入的掩蔽膜，或是防止摻雜物的流三大 失，或用來覆蓋器件免受雜質(zhì)、水汽或刮傷的損害。工藝 口

多晶硅：MOS器件的柵淀積材料，多層金屬導(dǎo)通材料或接觸材料。金屬薄膜（鋁、銅或金屬硅化物）：形成低電阻值金屬連線。薄膜性能要求：厚度均勻高純度以及高密度可控制組分及組分的比例口

薄膜結(jié)構(gòu)的高度完整性口

良好的電學(xué)特性及附著性口

臺階覆蓋性好低缺陷密度集成電路中的金屬薄膜數(shù)據(jù)來源：百度文庫，西南證券整理數(shù)據(jù)來源：百度文庫，西南證券整理鍍膜工藝三種鍍膜工藝的比較三大工藝在晶圓加工過程中，鍍膜工藝是十分重要的一個工藝，主要用于在晶圓表面鍍上各類金屬、氧化物、氮化物等各類不同的薄膜用于形成局部晶體管結(jié)構(gòu)。按照原理上的不同，鍍膜工藝可以分為PVD（物理氣相沉積）、CVD（化學(xué)氣相沉積）和ALD（原子層沉積）。物理氣相沉積是指利用物理過程實現(xiàn)物質(zhì)轉(zhuǎn)移，將原子或分子由源轉(zhuǎn)移到基材表面上的過程；化學(xué)氣相沉積是指高溫下的化學(xué)氣相反應(yīng)在基材表面析出金屬、氧化物、碳化物等無機材料的方法；原子層沉積是一種可以將物質(zhì)以單原子膜形式一層一層的鍍在基底表面的方法。三種鍍膜工藝臺階覆蓋性比較數(shù)據(jù)來源：百度文庫，西南證券整理鍍膜工藝三種鍍膜工藝的比較三大工藝在從鍍膜速率上看，PVD和CVD均有較高的成膜速率，每分鐘都能達到幾微米的量級，而ALD由于是一層原子一層原子地方式去鍍，因此成膜速率遠低于PVD和CVD，大約每分鐘幾納米。PVD生長機理簡單，沉積速率高，但是不適于在三維復(fù)雜結(jié)構(gòu)襯底表面進行沉積制膜。CVD薄膜成分控制性、均勻性、重復(fù)性、臺階覆蓋性好，但是需對前驅(qū)體擴散以及反應(yīng)室溫度均勻性嚴格控制，難以滿足薄膜均勻性和薄厚精確控制的要求。ALD所制備薄膜具有優(yōu)異的三維共形性、大面積的均勻性等特點，適應(yīng)于復(fù)雜高深寬比襯底表面沉積制膜，同時還能保證精確的亞單層膜厚控制。數(shù)據(jù)來源：百度文庫，西南證券整理全球鍍膜工藝市場規(guī)模及細分市場市場規(guī)模鍍膜設(shè)備 口

全球半導(dǎo)體薄膜沉積市場預(yù)計到2025年將達到360億美元；從2017年到2025年將以復(fù)合年增長率14.1%的速度增加。由于高效能DRAM、AMOLED顯示屏以及安裝太陽能電站等新興應(yīng)用需求的增加是驅(qū)動半導(dǎo)體薄膜沉積市場增長的核心驅(qū)動力；

從半導(dǎo)體鍍膜細分市場上看，CVD占比最大，市占率達到55%，PVD市占率約24%，其次是ALD等其他鍍膜設(shè)備。2016-2025全球半導(dǎo)體薄膜沉積市場規(guī)模(億美元)全球半導(dǎo)體薄膜沉積市場拆分500100200150250300350400CAGR=14.1%（2017-2025）CVDPVD其他2016 2017 2018 2019 2020 2021 2022 2023 2024 2025全球集成電路薄膜沉積市場規(guī)模（億美元）數(shù)據(jù)來源：Variant

Market

Research，西南證券整理數(shù)據(jù)來源：VariantMarket

Research，西南證券整理鍍膜設(shè)備全球鍍膜設(shè)備巨頭

—

應(yīng)用材料應(yīng)用材料應(yīng)用材料是全球第一大半導(dǎo)體設(shè)備制造商，全球范圍來看，應(yīng)用材料（AMAT）在CVD和PVD設(shè)備領(lǐng)域都保持領(lǐng)先地位，自1992年以來，應(yīng)用材料就是全球最大的半導(dǎo)體設(shè)備供應(yīng)商；在PVD設(shè)備市場，AMAT全球占比近85%，算上

Evatec

和

Ulvac，前三大全球占比96.2%。在CVD市場，AMAT全球占比近30%，連同

TEL（20.9%）和LAM（19.5%），合計全球市場占比達

70%。2016全球PVD市場競爭格局2016年全球CVD市場競爭格局應(yīng)用材料,29.6%東京電子,20.9%拉姆研究,19.5%其他,

30.0%AMAT,84.90%Evatec+Ulvac 其他,

3.80%,

11.30%數(shù)據(jù)來源：中國報告網(wǎng)，西南證券整理數(shù)據(jù)來源：中國報告網(wǎng)，西南證券整理鍍膜設(shè)備全球鍍膜設(shè)備巨頭

—

應(yīng)用材料應(yīng)用材料應(yīng)用材料2018年上半年營收87.71億美元，同比增長28.53%。預(yù)計2018全年營收將達到170億美元。2013-2018年，應(yīng)用材料營業(yè)收入始終保持穩(wěn)中有升，這與全球半導(dǎo)體行業(yè)的發(fā)展是分不開的；利潤方面，2018年上半年，應(yīng)用材料凈利潤為12.64億美元，同比下降17.22%。2013-2018年應(yīng)用材料營收情況2013-2018應(yīng)用材料凈利潤情況-20-1001020304002040608010012014016020132018H12014 2015 2016 2017營業(yè)收入（億美元） 同比（%）-50050100150200250300350051015202530354020132018H12014 2015 2016 2017凈利潤（億美元） 同比（%）鍍膜設(shè)備全球鍍膜設(shè)備巨頭

—

應(yīng)用材料應(yīng)用材料作為全球最大的半導(dǎo)體設(shè)備制造商，應(yīng)用材料非常注重研發(fā)。每年的研發(fā)占比均保持在10%以上。2018年上半年研發(fā)費用近10億美元；應(yīng)用材料的毛利率也維持在較高水平，2013-2018年毛利率水平均保持在40%以上。凈利率方面，2013—2018年保持穩(wěn)中有升。2013-2018年應(yīng)用材料研發(fā)情況（億美元）2013-2018年年應(yīng)用材料毛利率、凈利率情況5045403530252015105020132018H12014

2015毛利率（%）2016

2017凈利率（%）20%18%16%14%12%10%8%6%4%2%0%20181614121086420201320142015201620172018H1R&D

研發(fā)占比鍍膜工藝PVD工藝細分PVD

PVD技術(shù)主要分為三類，真空蒸發(fā)鍍膜、真空濺射鍍膜和真空離子鍍膜。磁控濺射技術(shù)是利用帶電荷的粒子在電場中加速后具有一定動能的特點，將離子引向被濺射的物質(zhì)制成的靶電極（陰極），并將靶材原子濺射出來使其沿著一定的方向運動到襯底并最終在襯底上沉積成膜的方法。磁控濺射設(shè)備使得鍍膜厚度及均勻性可控，且制備的薄膜致密性好、粘結(jié)力強及純凈度高。真空蒸發(fā)鍍膜真空濺射鍍膜真空離子鍍膜壓強（×133Pa）10E-5~10E-60.15~0.020.02~0.005粒子能量中性0.1~1eV1~10eV0.1~1eV離子--數(shù)百到數(shù)千沉淀速率（微米/分）0.1~700.01~0.50.1~50繞射性差較好好附著能力不太好較好很好薄膜致密性密度低密度高密度高薄膜中的氣孔低溫時較多少少內(nèi)應(yīng)力拉應(yīng)力壓應(yīng)力壓應(yīng)力PVD工藝主要分類數(shù)據(jù)來源：半導(dǎo)體行業(yè)聯(lián)盟，西南證券整理鍍膜工藝集成電路互連技術(shù)的發(fā)展互連技術(shù)集成電路互連技術(shù)就是將同一芯片內(nèi)各個獨立的元器件通過一定的方式，連接成具有一定功能的電路模塊的技術(shù)。集成電路對互連金屬材料的要求有：1.具有較小的電阻率，2.易于沉積和刻蝕，3.具有良好的抗電子遷移特性；局部互連通常很薄且長度很短，全局互聯(lián)在電路的不同塊之間進行電流傳輸，因此全局互聯(lián)線路通常很厚很長并且被廣泛分開?；ミB級別之間的連接（稱為通孔）允許信號和功率從一層傳輸?shù)较乱粚?。IC中晶體管間金屬互連示意圖 真實集成電路中金屬互連數(shù)據(jù)來源：Lam

Research，西南證券整理數(shù)據(jù)來源：百度文庫，西南證券整理鍍膜工藝鋁互連技術(shù)的優(yōu)缺點互連技術(shù)幾十年來，鋁互連一直是行業(yè)標準，主要因為鋁在室溫下的電阻率很低，與硅和磷硅玻璃的附著性好，易于沉積與刻蝕。鋁作為互連技術(shù)材料的兩大缺點：Al/Si接觸的尖楔現(xiàn)象（硅向鋁中擴散，鋁向硅中擴散，形成尖楔，可能會導(dǎo)致pn結(jié)失效）在較大電流密度下的電遷移現(xiàn)象（本質(zhì)是導(dǎo)體原子與通過該導(dǎo)體電子流之間存在相互作用）電遷移現(xiàn)象的物理機理：大電流密度通過導(dǎo)體時，導(dǎo)體原子受到導(dǎo)電電子的碰撞，從而導(dǎo)致導(dǎo)體原子沿電子流的方向遷移，結(jié)果在一個方向上形成孔洞，而在另一個方向由于鋁原子的堆積形成小丘，從而會造成斷路和短路失效現(xiàn)象。Al/Si接觸的尖楔現(xiàn)象 鋁互連在較大電流密度下的電遷移現(xiàn)象數(shù)據(jù)來源：百度文庫，西南證券整理數(shù)據(jù)來源：百度文庫，西南證券整理鍍膜工藝銅互連技術(shù)的發(fā)展互連技術(shù)20世紀80年代后期，隨著器件特征尺寸繼續(xù)縮小，越來越薄的鋁線無法實現(xiàn)所需的速度和電性能。銅具有更低的電阻率，且可實現(xiàn)更快的器件速度。此外，銅不容易發(fā)生電遷移，可靠性跟高。由于銅不容易形成揮發(fā)性化合物，因此，通過干法刻蝕并不能輕松地將其從晶片表面除去。工程師借鑒大馬士革的珠寶行業(yè)，先在基底金屬上刻蝕圖案，再將貴金屬嵌入圖案之中。該工藝繞過刻蝕銅的難題，先沉積和刻蝕電介質(zhì)材料，形成由溝槽和孔洞組成的圖案。然后將金屬填充到圖案中。由于銅原子可擴散到電介質(zhì)中，降低電介質(zhì)所需的絕緣屬性，所以任何銅互連解決方案都需要一個阻擋層來保護電介質(zhì)。阻擋層上方需要沉積一層薄薄的導(dǎo)電種子層，以便為電鍍工藝做好準備。銅互連工藝其他銅互連挑戰(zhàn)數(shù)據(jù)來源：Lam

Research，西南證券整理數(shù)據(jù)來源：Lam

Research，西南證券整理鍍膜工藝銅互連電鍍工藝互連技術(shù)

在芯片制造的過程中，需要沉積電介質(zhì)材料層和金屬材料層。目前，電鍍技術(shù)經(jīng)常被用來創(chuàng)建銅互連和導(dǎo)通孔，相比于物理氣相沉積等沉積方法，使用電鍍技術(shù)沉積的銅具有較低的電阻率和更好的填充特性。在創(chuàng)建互連結(jié)構(gòu)時，為了防止層間的電介質(zhì)層中出現(xiàn)銅污染，工藝過程的第一步就是沉積擴散阻擋層（Ta/TaN）。由于銅電鍍過程通常不會在電阻較高的擴散阻擋層上成核，所以可以通過使用物理氣相沉積法在阻擋層上沉積出非常薄的銅種子層，然后采用銅電鍍來形成所需厚度的銅膜。此外，完全填充又深又窄的互連溝槽十分困難。如果形成空洞或縫隙，會降低芯片的電性能和可靠性并影響產(chǎn)品良率。無空洞填充可以通過銅在溝槽中自下而上的沉積實現(xiàn)。在“超填充”過程中，需要將一些化學(xué)劑添加到電鍍液中，其中，加速劑可以加速銅在溝槽底部的沉積，而抑制劑則可抑制銅在表面和側(cè)壁上形成電鍍層。第三種稱為整平劑的添加劑可以盡量減少填充后形成過高的銅凸塊。銅電鍍工藝常見缺陷 銅電鍍自上而下工藝數(shù)據(jù)來源：Lam

Research，西南證券整理數(shù)據(jù)來源：Lam

Research，西南證券整理互連技術(shù)局部互連填充與接觸孔材料位于晶體管頂部的互連由微小的銅布線組成，這些布線將電信號從一個晶體管傳輸?shù)搅硪粋€晶體管。通常情況下，芯片可能具有10到15個級別的銅互連，這些互連使用通孔連接；在邏輯器件中，晶體管接觸點和局部互連形成晶體管和電路其余部分之間的關(guān)鍵電通路。因此，低電阻率對于穩(wěn)健可靠的器件性能至關(guān)重要。25年以來，低電阻率導(dǎo)電材料鎢（W）被用于邏輯接觸和局部互連填充。

集成電路中的金屬互連和晶體管接觸點隨著摩爾定律的推進，接觸孔填充材料將從鎢逐漸演變成鈷鍍膜工藝互連技術(shù)制造鎢觸點需要很厚的阻擋層和成核層，高電阻率TiN阻擋層用于在整體填充過程中阻止氟滲透，此外，鎢不能直接在TiN上生長，需要在填充步驟之前沉積成核層。隨著特征的縮小，這些薄膜的厚度不能再進一步減小，這限制了導(dǎo)電金屬的可用體積。隨著晶體管觸點收縮到~12nm，達到物理極限，鎢的可用體積很小，導(dǎo)致接觸電阻增大；鈷（Co）的較低平均自由程引起較少的電子散射較小從而導(dǎo)致較低的電流阻抗。此外，鈷互連僅需要單個1nm厚的阻擋膜層，這使得通孔電阻最小化。采用鈷晶體管觸點使得電阻中位數(shù)降低了87％，變化幅度從超過10歐姆降低到約0.06歐姆。鎢填充中的阻擋層和襯墊消耗了大部分接觸體積 鈷互連可以帶來更小的接觸電阻接觸孔摩爾定律的推進導(dǎo)致局部互連填充與接觸孔材料從鎢向鈷演化鈷本身不僅是比鎢更低的電阻材料，而且用于產(chǎn)生鈷接觸的工藝流程也導(dǎo)致更大的導(dǎo)電金屬體積，這極大改善了導(dǎo)電性能。類似地，在互連中，鈷表現(xiàn)出比銅更好的線路和通孔電阻縮放以及更少的電遷移，從而促進更高的電流密度；隨著邏輯器件擴展到10nm節(jié)點以及更先進的節(jié)點，局部互連的最大臨界尺寸將<25nm。對于低電阻鎢填充，最大臨界尺寸<12nm，這導(dǎo)致高的總接觸電阻。因此，鈷接觸與互連材料的引入將晶體管尺寸拓展到10納米以下。從28納米到7納米接觸材料的演變情況 鈷接觸材料可以將晶體管尺寸拓展到10納米以下金屬沉積鈷將用于低級局部互連金屬材料

當溝槽臨界尺寸小于10納米時，鈷導(dǎo)線的電阻率低于銅導(dǎo)線。此外，鈷導(dǎo)線的電子散射較低而且垂直電阻較小，因此在較低級的局部互連（例如M0-M1）可以用鈷導(dǎo)線導(dǎo)體銅導(dǎo)線。接觸孔應(yīng)用材料鈷互連設(shè)備解決方案

應(yīng)用材料的鈷互連解決方案分別包括Endura?，Producer?和Reflexion?平臺上的沉積，退火和平坦化技術(shù)。這些系統(tǒng)經(jīng)過高度優(yōu)化，可以協(xié)同工作。Endura平臺用于多個沉積步驟，是唯一提供集成PVD和CVD鈷解決方案的平臺。Producer退火系統(tǒng)為鈷提供獨特的、高生產(chǎn)率的金屬退火室。Reflexion

LK

PrimeCMP系統(tǒng)通過先進的過程控制去除覆蓋層材料。此外，PROVision?平臺為鈷空洞檢測提供了一種新的非破壞性電子束方法。應(yīng)用材料鈷互連解決方案接觸孔PVD鈦和ALD氮化鈦用于硅化物和阻擋層PVD鈷用作錨固層，以確保將鈷附著到底部良好的特征然后使用CVD鈷沉積保形膜以批量填充該特征退火凈化和回流鈷，去除CVD接縫，并合并晶粒，形成更易結(jié)晶，更低電阻的材料PVD鈷用于形成厚的覆蓋膜應(yīng)用材料鈷填充與互聯(lián)集成工藝流程鈷填充溝槽效果圖CMP去除覆蓋層材料以形成光滑的平面表面電子束技術(shù)監(jiān)控過程并檢測空隙

應(yīng)用材料鈷填充與互聯(lián)集成工藝流程 全球半導(dǎo)體PVD設(shè)備市場規(guī)模及競爭格局競爭格局PVD設(shè)備 口

PVD下游應(yīng)用廣泛，集成電路、太陽能產(chǎn)品、醫(yī)療設(shè)備、切削工具、建筑玻璃等各種應(yīng)用領(lǐng)域?qū)VD均有不斷增加的需求，預(yù)計全球PVD市場將出現(xiàn)快速增長。2016年，集成電路市場在全球物理氣相沉積市場中占據(jù)了40%以上的份額，預(yù)計在未來幾年將保持主導(dǎo)地位；

2015年全球半導(dǎo)體PVD設(shè)備市場為20.1億美元，預(yù)計2020年將達到35.5億美元，年均復(fù)合增長率將達到12%。預(yù)計2017年亞太地區(qū)PVD設(shè)備市場將占到全球市場份額的45%。2015-2020全球PVD設(shè)備市場規(guī)模(億美元)2017全球PVD設(shè)備市場份額0510152025303540CAGR=12%2015 2020PVD市場規(guī)模（億美元）數(shù)據(jù)來源：Transparency

Market

Research，西南證券整理數(shù)據(jù)來源：Transparency

Market

Research，西南證券整理45%20%20%10%5%亞太北美歐洲中東拉美PVD設(shè)備國產(chǎn)化率情況設(shè)備零的突破和技術(shù)跨越，已被指定為28nm制程工藝的Baseline機臺，率先進入國際供應(yīng)鏈體系。從2013年開始，中國PVD設(shè)備市場規(guī)模開始逐步擴大，到2016年國內(nèi)市占率已經(jīng)達10%，這一比例未來有望進一步提高；

在先進封裝行業(yè)，高端工藝設(shè)備國產(chǎn)占比較高，國產(chǎn)封裝PVD設(shè)備市場占有率將近70%。中國晶圓制造PVD設(shè)備國產(chǎn)化情況國產(chǎn)封裝PVD設(shè)備銷量及國內(nèi)市場占有率0%2%4%6%8%10%12%0.00.51.01.52.02.53.0201320162011 2012國產(chǎn)PVD出貨量（億美元）2014 2015進口PVD出貨量（億美元）國內(nèi)市占率80%70%60%50%40%30%20%10%0%4540353025201510502011 2012 2013國產(chǎn)封裝PVD設(shè)備銷量（臺數(shù)）2014 2015 2016進口封裝PVD設(shè)備銷量（臺數(shù)）國內(nèi)市場占有率國產(chǎn)化進程PVD設(shè)備 口

北方華創(chuàng)、沈陽拓荊等公司正在不斷突破，北方華創(chuàng)的28nm

Hardmask

PVD設(shè)備，實現(xiàn)了我國PVD數(shù)據(jù)來源：北方華創(chuàng)，西南證券整理數(shù)據(jù)來源：北方華創(chuàng)，西南證券整理北方華創(chuàng)PVD設(shè)備北方華創(chuàng)PVD設(shè)備

北方華創(chuàng)成功開發(fā)的TiNHardmaskPVD、AlpadPVD、AlN

PVD、TSV

PVD等一系列磁控濺射PVD產(chǎn)品，實現(xiàn)了在集成電路、先進封裝、半導(dǎo)體照明、微機電系統(tǒng)、功率器件等領(lǐng)域的全面產(chǎn)品布局。其中應(yīng)用于28nm/300mm晶圓生產(chǎn)的Hardmask

PVD設(shè)備已成為國內(nèi)主流芯片代工廠的Baseline設(shè)備，代表著國產(chǎn)集成電路工藝設(shè)備的最高水平，并成功進入國際供應(yīng)鏈體系。數(shù)據(jù)來源：北方華創(chuàng)，西南證券整理

北方華創(chuàng)各類PVD產(chǎn)品 鍍膜工藝CVD工藝細分CVD根據(jù)壓力分類，CVD主要有常壓CVD（APCVD）、亞常壓CVD（SACVD）、低壓CVD（LPCVD）、超高真空CVD（UHCVD），科研和工業(yè)中應(yīng)用較多的是APCVD和LPCVD。根據(jù)反應(yīng)類型可以分為等離子體增強CVD（PECVD）、高密度等離子體CVD（HDPCVD）、快熱CVD（RTCVD）、金屬有機物CVD（MOCVD）等。根據(jù)生成膜性質(zhì)CVD可以分為金屬CVD、半導(dǎo)體CVD和介質(zhì)CVD。數(shù)據(jù)來源：百度文庫，西南證券整理鍍膜工藝PECVDCVD

PECVD（Plasma

Enhanced

ChemicalVapor

Deposition）是借助微波或射頻等使含有薄膜組成原子的氣體電離，在局部形成等離子體，而等離子體化學(xué)活性很強，很容易發(fā)生反應(yīng)，在基片上沉積出所期望的薄膜。為了使化學(xué)反應(yīng)能在較低的溫度下進行，利用了等離子體的活性來促進反應(yīng)，因而這種CVD稱為等離子體增強化學(xué)氣相沉積PECVD。數(shù)據(jù)來源：Lam

Research，西南證券整理PECVD反應(yīng)原理示意圖CVD設(shè)備市場規(guī)模及競爭格局908988878685848382818020172023CVD設(shè)備市場規(guī)模（億美元）CAGR=1.1%2015-2020全球半導(dǎo)體CVD設(shè)備市場規(guī)模(億美元)2016全球CVD在各細分市場的份額用途應(yīng)用。其中微電子部分所占比重最大，2016年全球CVD市場中，微電子元件占到近40%的比重；預(yù)計全球半導(dǎo)體CVD設(shè)備市場將在未來五年內(nèi)以約1.1％的復(fù)合年增長率增長，從2017年的83.7億美元到2023年達到89.2億美元；LPCVD是CVD設(shè)備中最大的技術(shù)領(lǐng)域，2014年占據(jù)CVD設(shè)備市場35.6%以上的份額；CVD設(shè)備 口

CVD用于各種應(yīng)用，例如微電子元件，數(shù)據(jù)存儲，太陽能產(chǎn)品，切割工具，醫(yī)療設(shè)備和一些其他最終競爭格局數(shù)據(jù)來源：Global

Info

Research，西南證券整理微電子元件38%數(shù)據(jù)存儲24%光學(xué)產(chǎn)品12%切割工具6%醫(yī)療設(shè)備5%其他15%CVD國產(chǎn)化率情況LED領(lǐng)域PECVD設(shè)備市場規(guī)模及國產(chǎn)設(shè)備占有率中國大陸MOCVD產(chǎn)量及占有率在LED行業(yè)，外延芯片的核心設(shè)備基本實現(xiàn)國產(chǎn)化；其中MOCVD是國產(chǎn)化最晚的一個設(shè)備，目前也已經(jīng)達到20%以上的國產(chǎn)化率；光伏行業(yè)是國產(chǎn)化率做的最早的行業(yè)，這兩年也有很大的發(fā)展?，F(xiàn)在我國的光伏的效率、成本上都有很大優(yōu)勢，這和PECVD、擴散爐等核心設(shè)備國產(chǎn)化性能的提升是分不開的。0%20%40%60%80%100%120%0510152025302015 2016進口PECVD設(shè)備市場規(guī)模2013 2014國產(chǎn)PECVD設(shè)備市場規(guī)模國產(chǎn)設(shè)備占有率0%5%10%15%20%25%02040608010012014016020162012 2013 2014 2015中國大陸MOCVD產(chǎn)量 MOCVD進口量占有率CVD設(shè)備國產(chǎn)化進程數(shù)據(jù)來源：北方華創(chuàng)，西南證券整理數(shù)據(jù)來源：北方華創(chuàng)，西南證券整理臺臺北方華創(chuàng)CVD設(shè)備北方華創(chuàng)CVD設(shè)備

北方華創(chuàng)先后完成了PECVD、APCVD、LPCVD、ALD等設(shè)備的開發(fā)，致力于為集成電路、半導(dǎo)體照明、微機電系統(tǒng)、功率半導(dǎo)體、化合物半導(dǎo)體、新能源光伏等領(lǐng)域提供各種類型的CVD設(shè)備，滿足客戶多種制造工藝需求。北方華創(chuàng)微電子自主開發(fā)的臥式PECVD

已成功進入海外市場，為多家國際領(lǐng)先光伏制造廠提供解決方案。

北方華創(chuàng)各類CVD產(chǎn)品 數(shù)據(jù)來源：北方華創(chuàng)，西南證券整理鍍膜工藝ALD工藝ALDALD設(shè)備是先進集成電路制造工藝中必不可少的薄膜沉積設(shè)備，ALD工藝具有工藝溫度低、薄膜厚度控制精確及臺階覆蓋率高等優(yōu)點。在集成電路特征線寬發(fā)展到28納米節(jié)點后，ALD工藝應(yīng)用日益廣泛。ALD過程開始于使反應(yīng)室充滿前體，該前體涂覆（或“吸附”）到晶片的暴露表面上。該過程稱為自限制，因為前體只能吸附在暴露區(qū)域上;

一旦所有這些都被覆蓋，吸附就會停止。然后引入第二種氣體并與前體反應(yīng)形成所需的物質(zhì)。第二步也是自限性的：一旦可用的前體位點用完，反應(yīng)就會停止。重復(fù)這兩個步驟，直到獲得所需的膜厚度。二氧化硅薄膜ALD工藝過程數(shù)據(jù)來