《數(shù)字電子技術(shù)項(xiàng)目式教程》課件22 RAM PLD

目的與要求

1．描述RAM的結(jié)構(gòu)、功能、容量

2．知道RAM的擴(kuò)展方法

3.知道PLD器件的陣列表示法

4.知道低密度PLD器件的分類重點(diǎn)：RAM的容量、PLD器件的陣列表示法難點(diǎn)：RAM的擴(kuò)展方法、PLD器件的陣列表示法７.１隨機(jī)存儲器(RＡM)一、RAM的存儲單元二、RAM的基本結(jié)構(gòu)、技術(shù)指標(biāo)三、RAM的擴(kuò)展方法隨機(jī)存取存儲器又稱隨機(jī)存儲器——RandomAccessMemory1.靜態(tài)存儲單元2.動態(tài)存儲單元一、RAM的存儲單元SRAM：Intel2114/6264,HM6116DRAM：Intel2164，

Intel4164特點(diǎn)？DRAM結(jié)構(gòu)簡單，所以容量可以做很大。斷電信息丟失，屬于易失性存儲器。二、RAM的基本結(jié)構(gòu)、技術(shù)指標(biāo)m-1m-1-1.........地址線？字線？數(shù)據(jù)線？容量？功能？00..010001.RAM的基本結(jié)構(gòu)

如果教學(xué)樓由16間教室(字單元)構(gòu)成，每個教室都有4位地址號（0000、0001、0010…...1111）每個教室都有6個座位（字長=6）教學(xué)樓的容量6×16讀=出來/取,寫=進(jìn)去/存片選?m-1m-1-1.........內(nèi)存怎么配？2.RAM的技術(shù)指標(biāo)存儲容量存儲速度可靠性功耗

存儲容量是指整個存儲器所能存放的二進(jìn)制信息的總位數(shù)，它一般用:

[存儲字?jǐn)?shù)：2N]×[輸出位數(shù)：M]來表示

(其中N為存儲器的地址線數(shù))

例如：RAM128(字)×8(位)。RAM的技術(shù)

描述主存儲器性能的主要技術(shù)指標(biāo)是存儲容量和存取速度，當(dāng)然還要考慮可靠性和功耗。近幾年來主存技術(shù)一直在不斷發(fā)展，從最早的DRAM到后來的FPMDRAM（快速頁模式隨機(jī)存儲器）、EDODRAM（擴(kuò)展數(shù)據(jù)輸出隨機(jī)存儲器）、SDRAM（同步動態(tài)隨機(jī)存儲器）、DDRSDRAM（雙數(shù)據(jù)傳輸率同步動態(tài)隨機(jī)存儲器）、RDRAM（新型高速動態(tài)隨機(jī)存儲器），出現(xiàn)了各種主存控制與訪問技術(shù)。它們的共同特點(diǎn)使主存的存取速度有了很大的提高。FPMDRAM—EDODRAM

—SDRAM—DDRSDRAM

—RDRAM—快速頁模式隨機(jī)存儲器擴(kuò)展數(shù)據(jù)輸出隨機(jī)存儲器同步動態(tài)隨機(jī)存儲器

雙數(shù)據(jù)傳輸率同步動態(tài)隨機(jī)存儲器新型高速動態(tài)隨機(jī)存儲器【例7-1】已知芯片HM6116是一種典型的CMOS靜態(tài)RAM。HM6116有11個地址輸入端A10……A0、8個數(shù)據(jù)輸入/輸出端I/O8~I/O1，試確定HM6116的存儲容量？HM6116引腳排列【例7-2】已知Intel2164A是一種采用單管動態(tài)存儲單元的典型的動態(tài)RAM，存儲容量為64K×1位。試判斷Intel2164A有多少根地址線？多少根數(shù)據(jù)線？

三、RAM擴(kuò)展連接方法1、位擴(kuò)展:加大字長2、字?jǐn)U展:加大字?jǐn)?shù)1、位擴(kuò)展各片地址線、讀寫控制線、片選線對應(yīng)連接在一起，而數(shù)據(jù)線并行使用。示范接線如下圖：D7A４A0R/WCSD1D3D2D0A４A0R/WCSD1D3D2D0......D6D5D4D1D3D2D0...CSR/WA0A４(1)(2)【例7-3】用兩片３２×4ＲＡＭ構(gòu)成３２×8存儲器2、字?jǐn)U展【例7-4】用２片8×4ＲＡＭ構(gòu)成16×4存儲器CSR/WA０A2D2D1D0D3CSR/WA０A2D2D1D0D3１A3A2A０D3D2D1D0(1)(2)R/W...小結(jié)一、RAM的存儲單元、特點(diǎn)二、RAM的基本結(jié)構(gòu)、功能三、RAM的擴(kuò)展方法第七章存儲器與可編程邏輯器件

7.1隨機(jī)存儲器(

RAM

)7.2可編程邏輯器件PLD7.3只讀存儲器（ROM）和可編程邏輯陣列(

PLA）一．PLD器件的分類二．PLD器件簡化表示方法三.PLD器件基本結(jié)構(gòu)７.2可編程邏輯器件PLD數(shù)字專用集成電路(ASIC)全定制半定制門陣列(GateArray)標(biāo)準(zhǔn)單元(StandardCell)可編程邏輯器件(ProgrammableLogicDevice)ROM、PROMPLAPAL、GALCPLD、FPGA一．PLD器件的分類FLEX10K10引腳圖Max+plusⅡPLD廠商?AlteraXilinxVantisLattice編程軟件?Max+plusⅡQuartusⅡFadation

PLD具有較大的與或陣列，邏輯圖的畫法與傳統(tǒng)的畫法有所不同。輸入緩沖器表示方法與門表示方法或門的表示方法固定連接可編程連接二．PLD器件簡化表示方法

連接的三種特殊情況：輸入全編程編程連接，輸出為0，這種狀態(tài)稱為與門的缺?。―efault）狀態(tài)。對于這種全部輸入項(xiàng)都接通的缺省狀態(tài)，可以用帶有“×”的與門符號表示。乘積項(xiàng)與任何輸入信號都沒有接通，稱為"懸浮1"狀態(tài)。ABP1P2P3000010100110001110011．與陣列固定、或陣列編程：PROM2．與或陣列全編程：PLA3．與陣列編程、或陣列固定：PAL、GAL和HDPLDPLD基本結(jié)構(gòu)大致相同，根據(jù)與或陣列是否可編程分為三類：三、PLD器件基本結(jié)構(gòu)實(shí)現(xiàn)的函數(shù)為：固定連接點(diǎn)（與）編程連接點(diǎn)（或）1.ROM和PROM結(jié)構(gòu)----與陣列固定、或陣列編程2.PLA結(jié)構(gòu)----與、或陣列全編程PLA（ProgrammableLogicArray)在PLD中，它的靈活性最高。由于與或陣列均能編程的特點(diǎn)，在實(shí)現(xiàn)函數(shù)時，只需形成所需的乘積項(xiàng)，使陣列規(guī)模比PROM小得多。3.PAL/GAL結(jié)構(gòu)----與陣列編程、或陣列固定

代表器件PAL（ProgrammableArrayLogic）和GAL（GenericArrayLogic）。這種結(jié)構(gòu)中，或陣列固定若干個乘積項(xiàng)輸出。PLD主體與門陣列或門陣列乘積項(xiàng)和項(xiàng)輸入電路輸入信號互補(bǔ)輸入輸出電路輸出函數(shù)反饋信號

4.PLD器件的基本結(jié)構(gòu)1）70年代，PROM、PLA、PAL2）80年代初，GAL3）80年代后期，CPLD、EPLD、FPGA4）90年代后，SOPCPLD中邏輯器件的符號表示:1.互補(bǔ)緩沖器AAA2.固定連接3.編程連接4.無任何連接（斷開）小結(jié)5.與邏輯6.或邏輯&Z=ACEABCDEZ=A+C+EABCDE

PLD器件雖然種類繁多，但是其基本結(jié)構(gòu)都類似?；パa(bǔ)輸入可由或項(xiàng)直接輸出構(gòu)成組合電路也可以經(jīng)由寄存器輸出構(gòu)成時序電路PLD器件的主體思考題1、半導(dǎo)體存儲器RAM基本結(jié)構(gòu)如何組成？2、存儲容量如何表示？什么叫做字?jǐn)?shù)？什么叫做位數(shù)？試舉例分析。3、RAM的擴(kuò)展方式有哪些？各自有何特點(diǎn)？4、PLD器件的簡化表示有哪些？5、PLD器件的基本結(jié)構(gòu)如何組成？各自有何特點(diǎn)？作業(yè):P1707-1

PLD是70年代發(fā)展起來的新型邏輯器件，相繼出現(xiàn)了ROM、PROM、PLA、PAL、GAL、CPLD和FPGA等，它們的組成基本相似。

近年來PLD從芯片密度、速度等方面發(fā)展迅速，已成為一個重要分支。PLD的性能特點(diǎn)

采用PLD設(shè)計(jì)數(shù)字系統(tǒng)和中小規(guī)模相比具有如下特點(diǎn)：

1.減小系統(tǒng)體積：單片PLD有很高的密度，可容納中小規(guī)模集成電路的幾倍到十幾倍。

2.增強(qiáng)邏輯設(shè)計(jì)的靈活性：使用PLD器件設(shè)計(jì)的系統(tǒng)，可以不受標(biāo)準(zhǔn)系列器件在邏輯功能上的限制。

3.縮短設(shè)計(jì)周期：由于有可編程特性，用PLD設(shè)計(jì)一個系統(tǒng)所需時間比傳統(tǒng)方式大為縮短。軟件開發(fā)工具目前比較流行的、主流廠家的EDA

？軟件工具有Altera的MAX+plusⅡ、QuartusⅡ,

Xilinx的FoundationSeries

，Lattice的ispLEVER等。

MAX+plusⅡ支持原理圖、VHDL和Verilog語言文本文件以及波形與EDIF等格式的文件作為設(shè)計(jì)輸入，并支持這些文件的任意混合設(shè)計(jì)?？梢赃M(jìn)行功能仿真和時序仿真。

FoundationSeries是Xilinx公司較成熟的集成開發(fā)的EDA工具。它采用自動化的、完整的集成設(shè)計(jì)環(huán)境。Foundation項(xiàng)目管理器集成了Xilinx實(shí)現(xiàn)工具，并包含了強(qiáng)大的SynopsysFPGAExpress綜合系統(tǒng)，是業(yè)界最強(qiáng)大的EDA設(shè)計(jì)工具之一。

軟件開發(fā)工具目前比較流行的、主流廠家的EDA

？軟件工具有Altera的MAX+plusⅡ、QuartusⅡ,

Xilinx的FoundationSeries

，Lattice的ispLEVER等。

IspLEVERSystem是IspLEVER的主要集成環(huán)境。通過它可以進(jìn)行VHDL、Verilog語言的設(shè)計(jì)輸入、綜合、適配、仿真和在系統(tǒng)下載。輸入方式常用的硬件描述語言有VHDL語言、Verilog語言和ABEL語言。

VHDL語言作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，在電子工程領(lǐng)域已成為事實(shí)上的適用硬件描述語言。

Verilog語言支持的EDA工具較多，適用于RTL級和門電路級的描述，其綜合較VHDL簡單，但在高級描述方面不如VHDL。

ABEL語言是一種支持各種不同輸入方式的HDL，被廣泛用于各種可編程邏輯器件的邏輯功能設(shè)計(jì)。由于其語言描述的獨(dú)立性，因而適用于各種不同規(guī)模的可編程器件的設(shè)計(jì)。另外，還有簡單易學(xué)的原理圖和波形圖輸入方式?？删幊唐骷陌l(fā)展趨勢

(1)向高密度、大規(guī)模的方向發(fā)展(2)向系統(tǒng)內(nèi)可重構(gòu)方向發(fā)展

(3)向低電壓、低功耗方向發(fā)展

(4)