集成電路設(shè)計（第4版） 課件 4.4 BiCMOS工藝_第1頁
集成電路設(shè)計（第4版） 課件 4.4 BiCMOS工藝_第2頁
集成電路設(shè)計（第4版） 課件 4.4 BiCMOS工藝_第3頁
集成電路設(shè)計（第4版） 課件 4.4 BiCMOS工藝_第4頁
集成電路設(shè)計（第4版） 課件 4.4 BiCMOS工藝_第5頁
已閱讀5頁，還剩5頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1第四章 集成電路器件工藝4.1 雙極型集成電路的基本制造工藝4.2 MESFET和HEMT工藝4.3MOS工藝和相關(guān)的VLSI工藝4.4BiCMOS工藝2CMOS的主要優(yōu)點是集成密度高而功耗低，工作頻率隨著工藝技術(shù)的改進已接近TTL電路，但驅(qū)動能力尚不如雙極型器件，所以近來又出現(xiàn)了在IC內(nèi)部邏輯部分采用CMOS技術(shù)，而I/O緩沖及驅(qū)動部分使用雙極型技術(shù)的一種稱為BiCMOS的工藝技術(shù)。4.4BiCMOS工藝3BiCMOS工藝技術(shù)大致可以分為兩類：分別是以CMOS工藝為基礎(chǔ)的BiCMOS工藝和以雙極工藝為基礎(chǔ)的BiCMOS工藝。一般來說，以CMOS工藝為基礎(chǔ)的BiCMOS工藝對保證CMOS器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的BiCMOS工藝對提高保證雙極器件的性能有利。

影響B(tài)iCMOS器件性能的主要部分是雙極部分，因此以雙極工藝為基礎(chǔ)的BiCMOS工藝用的較多。

4BiCMOS工藝下NPN

晶體管的俯視圖

和剖面圖51.以P阱CMOS工藝為基礎(chǔ)的

BiCMOS工藝

圖4.21P阱CMOS-NPN結(jié)構(gòu)剖面圖

缺點:電流增益?。患姌O串聯(lián)電阻大；NPN管只能接固定電位62.以N阱CMOS工藝為基礎(chǔ)的

BiCMOS工藝

圖4.22N阱CMOS-NPN體硅襯底結(jié)構(gòu)剖面圖

優(yōu)缺點:基區(qū)厚度變薄,NPN管自由連接，但是集電極串聯(lián)電阻還是很大7圖4.23N阱CMOS-NPN外延襯底結(jié)構(gòu)剖面圖

改進：N阱下設(shè)置N+隱埋層,并P型外延襯底,目的：減小集電極串聯(lián)電阻，提高抗閂鎖性能改進83.以雙極性工藝為基礎(chǔ)的BiCMOS工藝

9圖4.26P阱BiCMOS橫向縱向外延埋層高壓大電流10圖4.27以雙極工藝為基礎(chǔ)的雙埋層雙阱

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論