10.5.1 動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM

1第十章數(shù)字集成電路基本單元與版圖10.1TTL基本電路10.2CMOS基本門電路及版圖實(shí)現(xiàn)10.3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計(jì)10.4焊盤輸入輸出單元10.5了解CMOS存儲(chǔ)器210.5了解CMOS存儲(chǔ)器半導(dǎo)體存儲(chǔ)器類型一覽

DRAM

與SRAMDRAM單元包含了一個(gè)可存儲(chǔ)二進(jìn)制信息“l(fā)”（高電平）或“0”（低電平）的電容和一個(gè)可對(duì)電容進(jìn)行數(shù)據(jù)存取操作的晶體管。由于在存儲(chǔ)節(jié)點(diǎn)上存在漏電現(xiàn)象，單元信息（電壓）會(huì)逐漸丟失，因此，單元數(shù)據(jù)必須周期性地進(jìn)行讀出和重寫（刷新），即使存儲(chǔ)陣列中沒有存儲(chǔ)數(shù)據(jù)也要如此。另一方面，SRAM單元含有鎖存器，只要不掉電，即使不刷新，數(shù)據(jù)也不會(huì)丟失。由于DRAM成本低、密度高，因此在PC、大型計(jì)算機(jī)和工作站中廣泛用做主存儲(chǔ)器。由于SRAM存取速度高、功耗低，因此主要作為微處理器、大型機(jī)、工作站及許多便攜設(shè)備的高速緩沖存儲(chǔ)器。34圖10.48存儲(chǔ)單元的等效電路510.5.1動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）圖10.49動(dòng)態(tài)RAM單元的各種結(jié)構(gòu)6三晶體管DRAM單元的工作原理

圖10.50

上拉和讀寫電路的三晶體管DRAM單元二進(jìn)制數(shù)據(jù)以電荷的形式存儲(chǔ)在寄生節(jié)點(diǎn)電容C1中，而存儲(chǔ)晶體管VT2的開關(guān)狀態(tài)取決于存儲(chǔ)在C1上的電荷，以及在讀/寫數(shù)據(jù)過程中起選通開關(guān)作用的傳輸晶體管VT1和VT3。7對(duì)三晶體管DRAM單元進(jìn)行四個(gè)連續(xù)操作：寫入“l(fā)”，讀取“1”，寫入“0”和讀取“0”時(shí)的典型電壓波形。

在預(yù)充電周期電流通過VTl和VT2開始對(duì)列電容C2和C3進(jìn)行充電

三晶體管DRAM單元的工作原理8在寫“l(fā)”時(shí)序中電容Cl和C2的電荷共享在讀取“l(fā)”過程中列電容C3通過晶體管VT2和VT3進(jìn)行放電

三晶體管DRAM單元的工作原理9在寫“0”時(shí)序過程中C1和C2通過VT1和數(shù)據(jù)寫入晶體管放電在讀取“0”過程中列電容C3不放電三晶體管DRAM單元的工作原理10單晶體管DRAM單元

是DRAM行業(yè)中使用最廣泛的存儲(chǔ)結(jié)構(gòu)，由一個(gè)顯而易見的存儲(chǔ)電容和一個(gè)存取晶體管構(gòu)成。(a)