集成電路設(shè)計(jì)（第4版）試卷及答案 卷5

PAGE共5頁(yè)第2頁(yè)學(xué)號(hào)姓名學(xué)號(hào)姓名密封線一、名詞解釋：MOS器件的體效應(yīng)LVS(10分)MOS器件的體效應(yīng):假定NMOS的源極和襯底都接地，PMOS的源極和襯底都接高電位Vdd，則可以認(rèn)為Vgs是加在柵極與襯底之間的。實(shí)際上，在許多場(chǎng)合，源極與襯底并不連接在一起。如下圖1所示，通常情況下，襯底是接地的，但源極未必接地，它將影響VT值，使VT增大，這稱為體效應(yīng)。M2MM2M1圖1NMOS管M2和M3源極不接地的情況LVS是版圖與電路圖的一致性檢查（LVS，Layoutvs.Schematic），通過(guò)LVS，將所有元器件的參數(shù)，所有網(wǎng)絡(luò)的節(jié)點(diǎn)，元件到節(jié)點(diǎn)及節(jié)點(diǎn)到元器件的關(guān)系一一掃描并進(jìn)行比較。輸出的結(jié)果是將所有不匹配的元器件、節(jié)點(diǎn)和端點(diǎn)都列在一個(gè)文件之中，并在電路圖和提取的版圖中顯示出來(lái)。。二、在芯片上設(shè)計(jì)微帶線時(shí)，如何考慮信號(hào)完整性問(wèn)題?(10分)為了保證模型的精確度和信號(hào)的完整性，需要對(duì)互連線的版圖結(jié)構(gòu)加以約束和進(jìn)行規(guī)整。為了減少信號(hào)或電源引起的損耗以及為了減少芯片面積，大多數(shù)連線應(yīng)該盡量短。應(yīng)注意微帶線的趨膚效應(yīng)和寄生參數(shù)。在長(zhǎng)信號(hào)線上，分布電阻電容帶來(lái)延遲；而在微帶線長(zhǎng)距離并行或不同層導(dǎo)線交叉時(shí)，要考慮相互串?dāng)_問(wèn)題。三、用Verilog語(yǔ)言編寫比較器和選擇器的程序。（15分）比較器modulecompare_n(X,Y,XGY,XSY,XEY);input[width-1,0]X,Y;outputXGY,XSY,XEY;regXGY,XSY,XEY;parameterwidth=8;always@(XorY)beginif(X==Y)XEY=1;elseXEY=0;if(X>Y)XGY=1;elseXGY=0;if(X<Y)XSY=1;elseXSY=0;endendmodule選擇器modulemux_2(out,a,b,sel);inputa,b,sel;outputout;regout;always@(aorborsel)begincase(sel)1’b1:out=a;1’b0:out=b;Default:out=’bx;endcaseendendmodule四、提高基本放大器的電壓增益有哪些方法？(15分)（1）提高工作管的跨導(dǎo)，最簡(jiǎn)單的方法是增加它的寬長(zhǎng)比。（2）減小襯底偏置效應(yīng)的影響。（3）采用恒流源負(fù)載結(jié)構(gòu)。（4）增大輸出電阻五、在圖所示的負(fù)跨導(dǎo)振蕩器中，假設(shè)CP=0，只考慮M1和M2漏極結(jié)電容CDB，請(qǐng)解釋為什么VDD可被視為控制電壓，計(jì)算VCO的壓控增益。（15分）LC壓控振蕩器的典型結(jié)構(gòu)解：因?yàn)镃DB隨漏-襯底電壓變化而變化，若VDD變化，振蕩回路的諧振頻率也隨之變化。由于CDB兩端的平均電壓近似等于VDD，可以得到：CDB=由ωout=1/六、芯片測(cè)試可分為哪三種類型，給出這三種測(cè)試類型各自的特點(diǎn)。(10分)芯片測(cè)試可分為三類：在芯片測(cè)試、基座測(cè)試、封裝測(cè)試。在芯片測(cè)試不需要鍵合封裝，使用探針直接測(cè)試，芯片的焊盤要受到探針的限制。這樣測(cè)試的寄生參數(shù)小,測(cè)試結(jié)果比較好，但測(cè)試芯片的工作環(huán)境與實(shí)際工作環(huán)境相差較大。基座測(cè)試，即將芯片壓焊或鍵合，是將芯片輸入、輸出、電源、地線等焊盤通過(guò)金屬絲、金屬帶或金屬球與外部電路連接在一起的工序。金（鋁）絲綁定是最簡(jiǎn)單和最容易實(shí)現(xiàn)的技術(shù)，但在高頻時(shí)（>1GHz）會(huì)引入連線的寄生電感（1nH/mm）。封裝測(cè)試是將芯片封裝好后進(jìn)行測(cè)試，測(cè)試芯片的工作環(huán)境就是實(shí)際的工作環(huán)境。引腳會(huì)引入寄生電容和電感。七、構(gòu)思一個(gè)基本CMOS反相器電路，畫出電路圖，編寫SPICE仿真文件，執(zhí)行分析，觀察結(jié)果并畫出版圖。（15分）.titleCH6-4 .include“models.sp” .globalvdd M1outin00nmosw=5ul=1.0u M2outinvddvddpmosw=5ul=1.0u Vccvdd05 Vinin0sin(0110G1ps0) .trans0.01u4u .printtransv(out) .end八、負(fù)載為大尺寸器件時(shí)，如何考慮前級(jí)電路的驅(qū)動(dòng)能力？(10分)負(fù)載器件的尺寸越大，意味著本身的輸入電容越大，對(duì)負(fù)載器件驅(qū)動(dòng)所需要的驅(qū)動(dòng)電流就越大，否則，電路的響應(yīng)速度將因?yàn)榍凹?jí)驅(qū)動(dòng)對(duì)電容充放電的速度不夠（因前級(jí)驅(qū)動(dòng)電流不夠）而使速度性能劣化，這就要求前級(jí)具有一定的電流驅(qū)動(dòng)能力。但是，接口單元的輸入驅(qū)動(dòng)由內(nèi)部電路提供，如果希望該接口單元提供大電流以驅(qū)動(dòng)外部的大負(fù)載，則內(nèi)部電路的驅(qū)動(dòng)也必須提高，這往往難以實(shí)現(xiàn)。為在不增加內(nèi)部電路的負(fù)載的條