物聯(lián)網(wǎng)控制技術 課件 A計控2輸入輸出接口與過程通道

1第二章

輸入輸出接口與過程通道接口技術：研究計算機和外部設備之間如何交 換信息的技術。過程通道：計算機和生產(chǎn)過程之間設置的信息 傳遞和轉換的裝置。2一、計算機控制系統(tǒng)中的信號第一節(jié)

過程通道的組成和功用

計算機控制系統(tǒng)的信號流圖模擬信號離散模擬信號數(shù)字信號數(shù)字信號量化模擬信號TA/DD(z)D/AG(s)采樣器給定計算機對象y(t)y*(t)y(nT)∑r(nT)u(t)u(nT)＋－y(t)0

ty*(t)τ0T2T3T

t18(10010)23(10111)19(10011)y(nT)0T2T3T

t15(01111)24(11000)20(10100)u(nT)0T2T3T

tu(t)0T2T3T

t3模擬信號：時間上、幅值上均連續(xù)的信號y(t)離散模擬信號：時間上離散而幅值上連續(xù)的信號y*(t)數(shù)字信號：時間上離散、幅值上離散量化的信號

y(nT),u(nT)量化模擬信號：時間上連續(xù)，幅值上離散量化的信號u(t)信號轉換器件：采樣器、A/D、D/A4組成：模擬量輸入通道、模擬量輸出通道、 數(shù)字量輸入通道、數(shù)字量輸出通道。表2-1過程通道輸入信息的來源和輸出信息的用途信息種類輸入信息來源或輸出信息用途模擬量輸入數(shù)字量輸入脈沖計數(shù)器中斷請求模擬量輸出數(shù)字量輸出溫度、壓力、物位、轉速、成分及其它轉換成模擬電信號的量接點的通斷狀態(tài)，電平的高低狀態(tài)（“1”或“0”），限位開關狀態(tài)，數(shù)字裝置的輸出數(shù)碼流量積算，電功率積算、轉速、長度測量及其它脈沖形式的輸入信號操作人員請求，過程報警信號等控制執(zhí)行裝置，顯示，記錄等對執(zhí)行器進行控制，報警顯示、燈顯示，其它二、過程通道的組成和功用5數(shù)字量：電平信號、脈沖信號、中斷請求…代表：通/斷、啟動/停止、吸合/釋放等輸入通道的任務:接受現(xiàn)場來的數(shù)字信號→計算機輸出通道的任務:輸出對應的電平信號去控制生產(chǎn)過 程的兩態(tài)開關第二節(jié)數(shù)字量輸入/輸出通道61、數(shù)字量輸入接口一、數(shù)字量輸入輸出接口技術

74LS244：8位三態(tài)門緩沖器／線驅動器／線接收器。高電平輸出電流IOH：-15mA；低電平輸出電流IOL

：24mA74LS32：2輸入四或門。高電平輸出電流IOH：-400uA；低電平輸出電流IOL

：8mA輸入指令：PC MOVDX,port MCS-51 MOVDPTR,port INAL,DX MOVXA,@DPTR74LS245：八總線收發(fā)器A

B：DIR（1腳）“1”B

A：DIR（1腳）“0”選通：/G（19腳）“0”7輸出指令：PC MOVAL,data MCS-51 MOVDPTR,port MOVDX,port MOVA,data OUTDX,AL MOVX@DPTR,A2、數(shù)字量輸出接口

74LS273：８D觸發(fā)器，具有鎖存功能，可輸出8個開關狀態(tài)，驅動8個輸出裝置。

8255：可編程并行輸入、輸出接口芯片。具有3個（PA、PB、PC）8位并行I/O口，具有三種工作方式，可通過編程改變其功能。

8155：三個I/O口(22)，256字節(jié)RAM，一個14位定時器。8二、數(shù)字量輸入通道1、數(shù)字量輸入通道的結構輸入調理電路輸入緩沖器地址譯碼器過程參數(shù)計算機總線數(shù)字量輸入通道結構91）小功率輸入調理電路(圖2.4)2、輸入調理電路信號調理：將現(xiàn)場輸入的狀態(tài)信號經(jīng)轉換、保護、濾波、隔離等措施轉換成計算機能夠接收的邏輯信號。一般的調理方法：①用電阻分壓法將電流信號轉換成電壓信號；②用穩(wěn)壓管或壓敏電阻把瞬態(tài)尖峰嵌位在安全電平上；③串聯(lián)一個二極管來防止反電壓輸入；④用限流電阻和穩(wěn)壓管構成穩(wěn)壓電路作過電壓保護；⑤用光電耦合器實現(xiàn)計算機與外部的完全隔離；⑥用RC濾波器抑制干擾；⑦用觸發(fā)器消除開關抖動。102）大功率輸入調理電路(圖2.5)

大功率器件接點加12V、24V、48V直流電壓，直流電平的響應快，不易產(chǎn)生干擾，電路簡單。光電耦合器：以光電轉換原理傳輸信息。使信息發(fā)出端與信息接收并輸出端是電絕緣的，從而對電位差干擾有很強的抑制能力，而且有很強的抑制電磁干擾的能力，且速度高，價格低，接口簡單。TLP521：光電耦合器絕緣電壓：AC2500V1分鐘

tON=2

s；tOFF=25

s；IF=4~20mA(16mA)6N137：高速光電耦合器11三、數(shù)字量輸出通道1、數(shù)字量輸出通道的結構輸出驅動器輸出鎖存器地址譯碼器生產(chǎn)過程計算機總線數(shù)字量輸出通道結構保持型：輸出鎖存器驅動消失后，控制信息可以加以保持，直至下一次更新為止。12繼電器線圈電阻：150歐姆+24V/150=0.16A

400歐姆+24V/400=0.06A

輸出必須接克服反電勢的保護二極管。2、輸出驅動電路1）小功率直流驅動電路①功率晶體管輸出驅動繼電器電路(圖2.7)把計算機輸出的微弱數(shù)字信號轉換成能對生產(chǎn)過程控制的驅動信號。根據(jù)現(xiàn)場開關器件功率的不同，可采用大/中/小功率晶體管；可控硅；達林頓陣列繼電器；固態(tài)繼電器等。MC1416(ULN2004A)6-15VCMOSPMOSMC1413(ULN2003A)5VTTLCMOS②達林頓陣列輸出驅動繼電器電路(圖2.8)13

內(nèi)含7個達林頓復合管，每個復合管的電流都在500mA以上，截止時承受100V電壓，VO輸出電壓為50V，有內(nèi)部保護二極管。調壓方式、調功方式。圖2.9固態(tài)繼電器結構及用法光電耦合器原邊應加限流電阻R1，原邊電流4~20mA （最好：8~10mA）2）大功率交流驅動電路固態(tài)繼電器(SSR)：根據(jù)輸出負載的需求，SSR有直流和交流之分，交流又有過零型（Z型）和調相型（P型）兩種。

SSR用作大電流負載開關，因其速度快，無觸點，較之電磁繼電器可靠性高，對電網(wǎng)系統(tǒng)干擾小。14第三節(jié)A/D轉換器及其接口技術組成:

逐步逼近寄存器SARD/A轉換器比較器時序及控制邏輯等部件一、A/D轉換器原理1、逐次逼近式A/D轉換器＋－比較器SARD/A轉換時序及控制邏輯輸入模擬電壓VxVf基準電壓數(shù)字量輸出轉換命令狀態(tài)線

逐次逼近式模/數(shù)轉換原理圖15轉換方法：先在SAR中預置一數(shù)字量，將此數(shù)字量經(jīng)D/A轉變?yōu)槟M量，與輸入模擬電壓進行比較，根據(jù)比較結果逐步改動SAR中的數(shù)，直至與模擬電壓相等的數(shù)字量為止。第一次預測第二次預測第三次預測第四次預測電壓模擬電壓時間0D3D2D1D0(1000)(0100)(0110)(0111)終值

逐次逼近過程原理圖轉換過程：優(yōu)點：精度較高，速度較快；缺點：抗干擾能力不強。16輸入電壓→時間寬度，通過在此時間內(nèi)的脈沖計數(shù)值來表示被測模擬量，故又稱為電壓－時間型（V－T）A/D轉換器。時鐘控制邏輯計數(shù)器數(shù)字量輸出轉換結束轉換開始基準電源Vx輸入模擬電壓比較器積分器雙斜率積分式A/D轉換器組成框圖正比于輸入電壓固定積分時間T2積分輸出0ABtT1T

雙斜率積分式A/D轉換器原理圖抗干擾能力強，精度高，轉換速度慢。2、雙積分式

A/D轉換器組成：積分器、比較器、計數(shù)器和控制邏輯。173、A/D轉換器的主要技術參數(shù)①轉換時間：②分辨率：當輸出數(shù)字量發(fā)生單位數(shù)碼變化，即最低有效位LSB產(chǎn)生一次變化時，所對應輸入模擬量的變化量。通常用數(shù)字量位數(shù)n來表示。分辨率D與n的關系：③線性誤差：在滿量程輸入范圍內(nèi)，偏離理想轉換特性的最大誤差。常用1/2LSB、±1LSB表示。④量程：⑤對基準電源的要求。188通道8位逐次逼近式A/D轉換器，轉換時間100ms，線性誤差±1/2LSB，28腳雙列直插式封裝。8路模擬開關地址鎖存與譯碼8位A/D轉換器三態(tài)輸出鎖存緩沖器STARTCLKEOCVccGND+VREF-VREFOEIN0IN7ADDAADDBADDCALEMSBDB7DB0LSBADC0809的邏輯框圖二、A/D轉換器1、8位A/D轉換器ADC0809192、12位A/D轉換器AD574A高性能12位逐次逼近式A/D轉換器，轉換時間25ms，線性誤差±1/2LSB，28腳雙列直插式封裝。由12位A/D轉換器、控制邏輯、三態(tài)輸出鎖存緩沖器、10V基準電壓源、時鐘脈沖源等部分構成(圖2.12)。輸入電壓可是單極性或雙極性;量程可是10V、20V。ALE:地址鎖存允許信號

START：A/D轉換啟動信號

EOC：轉換結束信號

OE：輸出允許信號20引腳功能：

10VIN,20VIN,BIPOFF：模擬信號輸入端。接法如下：引腳單極性雙極性BIPOFF0V10V10VIN0~10V-5V~+5V20VIN0~20V-10V~+10V

VCC：工作電源正端，+12VDC或+15VDC。

VEE：工作電源負端，-12VDC或-15VDC。

VLOGIC：邏輯電源端，+5VDC。

DGND，AGND：數(shù)字地、模擬地。

REFOUT：基準電壓源輸出端，+10.00V±1%.

REFIN：基準電壓源輸入端，調量程圖2.13a。

STS：轉換結束信號。21

DO0~DO11：數(shù)據(jù)輸出線，三態(tài)輸出鎖存，可與CPU數(shù)據(jù)線直接相連。

CE：片可用信號。

CS：片選信號。

R/C：讀/轉換信號，高電平為讀A/D轉換數(shù)據(jù)，低電平為啟動A/D轉換。

12/8：數(shù)據(jù)輸出方式選擇信號，高電平時輸出12位數(shù)據(jù)，低電平時與A0信號配合輸出高8位或低4位數(shù)據(jù)。該引腳不能用TTL電平控制，必須直接接至+5V或數(shù)字地。

A0：字節(jié)信號。轉換狀態(tài)：低電平，12位轉換；高電平，8位轉換。讀數(shù)狀態(tài)：若12/8為低電平，A0低則輸出高8位數(shù)；

A0高則輸出低4位數(shù)。若12/8為高電平，則A0的狀態(tài)不起作用。22AD1674：與AD574兼容，內(nèi)帶采樣保持器，轉換時間 15us，第三代A/D。A/D選擇取決于：1、位數(shù)(精度)、轉換速度、信號輸入范圍(量程)。2、單或多通道，串、并行方式。3、是否內(nèi)含基準電壓源、時鐘脈沖源、采樣保持器等。推薦網(wǎng)站： AD MAX TI Burr-Brown

武漢力源23三、A/D轉換器接口技術1、ADC0809與PC總線工控機接口（圖2.15）8255A：A組和C組工作在方式0（基本輸入輸出）

PA0－PA7

：D0－D7

PC0－PC3：輸出，控制通道切換

PC7：輸入，判斷轉換是否結束A/D轉換器通常都具有三態(tài)數(shù)據(jù)輸出緩沖器，因而允許A/D轉換器直接同系統(tǒng)總線相連接。24轉換程序設計方法：①查詢法讀A/D轉換的數(shù)；②定時法讀A/D轉換的數(shù)；③中斷法讀A/D轉換的數(shù)。252、AD574與PC總線工控機接口（圖2.16）12/8－數(shù)據(jù)輸出方式選擇信號（輸入）“1”－D0－D7，D8－D1112位數(shù)據(jù)輸出

PB、PAA0=“0”－使工作于12位轉換和讀出方式STS－狀態(tài)輸出信號

PC7

啟動后：“1”－正在轉換“0”－轉換結束PC1、2CS、CE，片選PC0R/C，啟動轉換、讀數(shù)控制26任務：把從控制對象檢測得到的模擬信號，變換 成二進制數(shù)字信號，經(jīng)接口送入計算機。第四節(jié)模擬量輸入通道

一、模擬量輸入通道的組成CPU總線過程參數(shù)檢測變送I/V變換多路轉換器采樣保持器A/D轉換器接口邏輯電路

模擬量輸入通道的組成結構

模擬量輸入通道各種信號→統(tǒng)一的電信號：0~10mA,4~20mA27二、I/V變換1、無源I/V變換0~10mA0~5V:R1=100

R2=500

，精密電阻。4~20mA1~5V:R1=100

R2=250

，精密電阻。具有濾波和輸出限幅等保護措施。282、有源I/V變換29三、多路轉換器又稱多路開關。在AI通道中的作用是實現(xiàn)n選1操作，即利用多路開關將n路輸入信號依次地切換到后級。理想：開路電阻無窮大、接通時的導通電阻為零。并希望切換速度快、噪聲小、壽命長、工作可靠。常用的多路開關有：

CD4051(或MC14051)－雙向，8路

CD4052－單向，差動，4路

AD7501－單向，8路

4097－單向，16路

4066－四雙向開關雙向：多到一，或一到多單向：多到一30電平轉換譯碼器VDDVSSINHABCVEEX0X1X7X

單片多路開關CD4051原理圖當VDD-VEE=15V，輸入幅值為15Vp-p時，導通電阻為80歐。CD4051：較寬的數(shù)字和模擬信號電平數(shù)字信號：3一15V

模擬信號峰—峰值：15Vp-pINH（禁止端）：“1”－通道斷開“0”－通道接通31

為提高抗干擾能力，可采用多片CD4051單片多路開關X0X1X7CD4051X0號INHABCQ3Q0Q1Q2G4D鎖存器D0D1D2D3X0X1X7CD4051X1號INHABCX0X1X7CD4051X2號

ABCINHX0X1

X7CD4051X3號

ABCINHVS1VS20號7號0號7號8號15號8號15號選中CPU數(shù)據(jù)總線0~15個通路差動輸入時CD4051的接法32

0號，1號通道地址0000～01110～7通道

2號，3號通道地址1000～11118～15通道輸出：X＝VS2－VS1例：要選通第11路開關

CPU數(shù)據(jù)總線輸出1011→4D鎖存器→Q3～Q0為10112、3號INH為低電平，允許選通，且C、B、A為0、1、1、→X3，第11路。33電子開關優(yōu)點：速度快，1000點/秒以上，壽命長， 體積小。

缺點：開關特性差，有溫漂。選擇多路轉換器主要考慮因素：①多少通路②單端？差動？③電平高低④尋址方式⑤開關切換時間⑥最大切換率⑦各通路間允許有多大的串擾誤差34四、采樣、量化及常用的采樣保持器圖中：T

采樣周期ωs

=1/T=2πf

采樣角頻率

τ

采樣寬度代表開關閉合時間y(t)0t

y*(t)0T2T3T

tτ

采樣過程1、信號的采樣y(t)y*(t)采樣器K35s(t)0t1/τTτ調制脈沖采樣信號（離散的模擬信號）y*(t)可描述為：也可看成y*(t)是y(t)與脈沖序列s(t)的乘積3637

y*(t)能否代表y(t)（無失真）？如何選擇fs?Shannon定理：對一個有限帶寬的連續(xù)信號進行采樣，只要采樣頻率ωs

>2ωmax時，則采樣函數(shù)y*(t)就能無失真地恢復其原先的連續(xù)信號，其中ωmax是模擬信號（包括噪聲）的最高頻率。

采樣定理基于卷積定理：y*(t)=y(t)×S(t)Y(f)＊S(f)38采樣前后頻譜變化y(t)0ttS(t)0×

=

y(t)×S(t)0＊=卷積Y(f)＊S(f)

fsc0fS(f)fs=1/Tb0Y(f)-fmfmaf039實際應用中，常取f≥(5一10)fmax，甚至更高。

因為:1.不可能得到理想的低通濾波器；

2.不易確定ωmax，即“頻率有限”的條件不 易滿足。Y(f)＊S(f)-fmfm混迭效應fs402、量化用一組數(shù)碼逼近離散模擬信號的幅值

數(shù)字量。

A/D轉換器的LSB所對應的模擬量q稱為量化單位。411）孔徑時間和孔徑誤差的消除3、采樣保持器x(t)變化快時，A/D時產(chǎn)生孔徑誤差。ut1t2u(t1)u(t2)ΔUttA/D孔徑誤差說明圖孔徑誤差時間tA/D：一次A/D轉換所需的時間。孔徑誤差ΔU：在tA/D時間內(nèi)產(chǎn)生的誤差。42以正弦輸入為例，求最大孔徑誤差：t0t1Δuu=Umsinωt

ω＝2πftu

輸入正弦量時孔徑誤差∵u=Umsinωtdu/dt=ωUmcosωt=2πf

Umcosωt當t=t0時，du/dt=2πf

Um

為最大誤差則Δu=2πf

Um·tA/D

為最大孔徑誤差∵tA/D,Um

是確定值∴Δumax∝f43為了滿足A/D轉換精度，要求：

ΔE（量化誤差）≥Δu=2πfUm·tA/D可見,tA/D

越大,允許fmax越低。設tA/D=100μs,ΔE=1.25mv,Um=5V (12位A/D5/4096≈1.25mv)對于隨時間變化的模擬信號來說，孔徑時間決定了每一個采樣時刻的最大轉換誤差。442）采樣保持原理

信號的保持：根據(jù)現(xiàn)在或過去時刻采樣值，用常數(shù)、線性函數(shù)和拋物線函數(shù)等去逼近兩個采樣時刻之間的原信號。零階保持器、一階保持器、高階保持器。45零階保持器H0零階保持器y(nT)yh(t)

零階保持器零階保持器的信號恢復0T2T3T4T5T6T

tyh(t)恢復信號y(t)原信號y(nT)采樣信號

零階保持器的信號恢復y(hT)02T4T6T

ty(nT)02T4T6T

t46uo輸入電壓uiR模擬開關C保持器輸入緩沖放大器采樣保持器原理圖組成:

模擬開關，存儲電容，緩沖放大器。工作過程:K閉合,C充電→uc=ui

K斷開,uo=ui,A/D根據(jù)uc

進行轉換。對電容C的要求：泄漏電阻大，放電時常大。 使uc

保持穩(wěn)定，減小孔徑誤差。

常用的集成采樣保持器有LF198/298/398、AD582等。圖2.24集成采樣保持器的原理結構47五、模擬量輸入通道設計PC總線工業(yè)控制機的模擬量輸入通道電路模板：

12位A/D轉換器AD574A，采樣保持器LF398、多路開關CD4051、8255A并行接口。該電路模板的主要技術指標為：．8通道模擬量輸入．12位分辨率

·輸入量程為單極性0~10V

．A/D轉換時間為25us·應答方式為查詢48P36圖2.258通道模擬量輸入電路原理圖PC0一PC3：4051的A.B.C.INH，模擬量輸入通道選擇。AD574A的STS：控制LF398的工作狀態(tài)，AD574A末 轉換期間STS=0，LF398處于采樣狀態(tài)。PC4：R/C－讀/轉換信號(輸入)，高電平為讀A/D 轉換數(shù)據(jù)，低電平為啟動A/D轉換。PC5：CS－片選信號（輸入，低電平有效）。PC6：CE－片能用信號（輸入，高電平有效）。PA7：AD574A的STS，查詢轉換是否結束。

P37圖2.268通道數(shù)據(jù)采集程序流程圖49第五節(jié)D/A轉換器及其接口技術一、D/A轉換器原理1、權電阻D/A轉換器

由權電阻網(wǎng)絡、位切換 開關和運放組成。E：基準電壓K3~K0：位切換開關R,2-1R,2-2R,2-3R：權電阻網(wǎng)絡轉換原理：將某一數(shù)字量的各位二進制代碼按其權值轉換為相應的電壓，將各位對應的電壓相加，即可求出轉換的模擬電壓。-+a0·20K020·RRfUoE2-1·R2-2·R2-3·Ra1·21a2·22a3·23K1K2K3∑四位權電阻數(shù)/模轉換器原理圖I50式中ai是0或1，當ai

為1時，開關合到E，這時該支路中的電流Ii＝E/Ri，當ai

為0時，Ii＝0。設輸入數(shù)字量D為四位二進制數(shù)a3

a2

a1

a0，則

設求和點的電流為I，則

Uo=IR=(E/R+2E/R+4E/R+…+2nE/R)R =(20+21+22+…+2n)E

根據(jù)開關合向的位置不同，則有：

Uo=(a0·20

＋

a1·21

＋…＋an·2n)E

可見，D/A輸出的模擬電壓正比于輸入數(shù)字量。51特點:

從a、b、c、d各點向右、向左、向下看，等效電阻都是2R，從a’、b’、c’、d’各點向上看，等效電阻都是3R。若將a’、b’、c’、d’合向E代表“1”，合向“地”代表“0”，對于二進制數(shù)D=a1a2a3…an

，則有：

I=E/3R·(2-1·a1+2-2·a2+…+2-n·an)

Uo=IRf=E(2-1·a1+2-2·a2+…+2-n·an)2、T型網(wǎng)絡D/A轉換器T型電阻網(wǎng)絡D/A轉換器AdcbeaEUoRf=3R2RRRR2R2R2R2R2Ra’b’c’d’I52轉換速度較慢。工作方式:數(shù)字量→串行脈沖（一個脈沖相當于數(shù)字量 的一個單位）→每個脈沖轉換成單位模擬量→迭 加得到和數(shù)字量成正比的模擬量。常用方法：采用步進電機帶動多圈電位器，由多圈電位 器調節(jié)電流，控制執(zhí)行機構。

分辨率、建立時間、輸出電平、輸入編碼形式、線性誤差3、串行D/A轉換器4、D/A轉換器的主要技術參數(shù)53二、D/A轉換器1、8位D/A轉換器DAC08328位輸入寄存器8位DAC寄存器8位D/A轉換器＋＋LE1LE232010AGNDVccDGND812119RfbRfbVREFIOUT2IOUT14~713~16輸入數(shù)據(jù)ILE19121817CSWR1WR2XFERDAC0832的結構框圖R-2R權電阻網(wǎng)絡D/A，電流輸出，20腳雙立直插式封裝。54ILE

數(shù)據(jù)鎖存允許信號CS、WR1

第一級緩沖器選通信號LE1

第一級鎖存器鎖存信號當ILE=1、CS=0、WR1 時，LE1XFER、WR2

第二級緩沖器選通信號LE2

第二級鎖存器鎖存信號當XFER=0、WR2 時，LE2兩個8位輸入數(shù)據(jù)鎖存器，可用不同的信號進行控制，既可使用單緩沖，也可使用雙緩沖，對于多路D/A轉換結果需要同時輸出的情況特別合適。55

一般情況下，把XFER和WR2接地(此時DAC寄存器直通)，ILE接十5V，總線上的I/O端口寫信號作為WR1，接口地址譯碼信號作為CS信號，使DAC0832接為單緩沖形式，數(shù)據(jù)D寫入輸入寄存器即可改變其模擬輸出。在要求多個D/A同步工作(多個模擬輸出同時改變)時，將DAC0832接為雙緩沖，此時，XFER、WR2分別接口地址譯碼信號、I/O端口信號驅動。562、12位D/A轉換器DAC1210D1Q1......D8Q8MSBDI11...DI0LSBD1Q1D2Q2D3Q3D4Q4&&&D1Q1......D8Q8D9Q9D10Q10D11Q11D12Q12BYTE1/BYTE2CSWR1XFERWR2MSBLSB4位寄存器８位寄存器12位寄存器12位D/A轉換器LE0LELE1VREFRFBIOUT1IOUT2RFBADC1210的結構圖權電阻網(wǎng)絡D/A，電流輸出，24腳雙立直插式封裝。57三、D/A轉換器接口技術1、8位D/A轉換器與PC總線工控機的接口(圖2.29)

若DAC0832CS的口地址為300H，則8位二進制數(shù)7FH轉換為模擬電壓的接口程序為：

MOVDX，300H

MOVAL，7FH

OUTDX，AL

HLT58DAC0832與8031的接口轉換程序：DAC: MOVR0,#0DFHMOVA,dataMOVX@R0,AP0.7.8031..P0.0ALEWR8D8Q..74LS373..1D1QGOEVCCWR1/2ILECSXFERID7.IOUT1.IOUT2.ID0AGRDDGND+5V+5VVREFVOUTDAC0832+_592、12位D/A轉換器與工控機的接口(圖2.30)組成：DAC1210、輸出放大器、地址譯碼器等。端口地址譯碼器譯出Y0、Y1、Y2，設為300H、301H、302H，用來控制DAC1210工作方式和進行12位轉換。

Y0低，BYTE1/BYTE2高，加IOW信號，高8位數(shù)據(jù)被寫入DAC1210的高8位輸入寄存器和低4位輸入寄存器。

Y1低，BYTE1/BYTE2低，加IOW信號，高8位輸入數(shù)據(jù)被鎖存，低4位數(shù)據(jù)寫入低4位輸入寄存器，原先寫入的低4位內(nèi)容被沖掉。

Y2低，加IOW信號，DAC1210內(nèi)的12位DAC寄存器和高8位及低4位輸入寄存器直通，開始轉換；當IOW或Y2信號結束時，12位DAC寄存器將鎖存這一數(shù)據(jù)，直到下一次又送入新的數(shù)據(jù)為止。60待轉換數(shù)據(jù)放法D7D6D5D4D3D2D1D0低4位高8位30H31HDAC1210與8031的接口P1.7..8031.P1.0P3.3P3.0P3.1DI11VREFRFB.IOUT1..IOUT2CSDI0XFERBYTE1/2WR1WR2DAC1210Vout+－Ο+5VDAC1210與8031的接口61模擬量輸出通道的任務是把計算機輸出的數(shù)字量轉換成模擬電壓或電流信號，以便驅動相應的執(zhí)行機構，達到控制的目的。模擬量輸出通道一般由接口電路、D/A轉換器、V/I變換等組成。第六節(jié)模擬量輸出通道62通路n工控機接口D/AD/A通路1

一個通路一個數(shù)/模轉換器的結構工控機接口D/A多路開關采樣－保持器通路1采樣－保持器通路n

共用數(shù)/模轉換器的結構組成方法：每個回路有單獨的D/A。轉換速度快、工作可靠。2.分時方式合用一個D/A。經(jīng)濟、適用于速度要求不高的場合。一、模擬量輸出通道的結構形式63D/A轉換器輸出形式：1）IOUT1+IOUT2=常數(shù)，外加運算放大器，把D/A轉換器的電流輸出轉換為電壓輸出。2）內(nèi)含放大器，直接輸出電壓。3）直接電流輸出。二、單極性與雙極性電壓輸出電路64Rf視情況可不接R1=R3=2R2－＋A1－＋A2RfbIOUT1IOUT2D/ARfR2R1R3I1I2VOUT2ba±VREFD/A轉換器的單極性與雙極性輸出VOUT1AGND65三、V/I變換和自動/手動切換1、集成V/I轉換器ZF2B20

在實現(xiàn)0~5V、0~10V、1~5V直流電壓信號到0~10mA、4~20mA轉換時，可直接用集成V/I轉換電路。輸入電壓：0~10V，輸出電流：4~20mA(加接地負載)，采用單正電源供電，電源電壓范圍為10~32V。輸入電阻：10K歐，動態(tài)響應時間<25us，非線性<士0.025％。特點：低漂移，在工作溫度為-25~85℃范圍內(nèi)，最大漂 移為0.005％／℃。圖2.34ZF2B20的引腳圖圖2.35V/I轉換電路662、集成V/I轉換器AD694主要特點：

·輸出范圍4~20mA，0~20mA。

·輸入范圍0~2V或0~10V。

·電源范圍+4.5~36V。

·可與電流輸出型D/A轉換器直接配合使用，實現(xiàn)程控電流輸出。

·具有開路或超限報警功能。

·精確電壓基準：可設置為2.000V或10.000V·轉換速率：1.3mA/us·非線性：0.002%·輸入阻抗：5兆歐(min)·輸出阻抗：40兆歐(min)67引腳

名稱

功能1FB反饋輸入引腳2－SIG負輸入信號引腳。如果該引腳與FB相連，則緩沖放大器為電壓跟隨器（G＝1）3＋SIG正輸入信號引腳42VFS2V滿刻度引腳5COM公共引腳（地線）64mAADJ4mA失調偏移電流調整引腳710VFORCE10V強制電壓輸出引腳82VSENCE2V傳感電壓輸出引腳AD694引腳名稱圖2.36AD694引腳圖68引腳

名稱

功能94mAON/OFF4mA接通／斷開引腳10ALARM報警信號輸出引腳。正常時為高電平，異常時為低電平。11IOUT電流輸出引腳12BOOST備份端。一般不用13VS電源電壓引腳14BWADJ帶寬調整引腳15、16VOSADJ緩沖放大器失調電壓調整引腳

AD694還可與8位、10位、12位等電流型D/A轉換器直接配合使用，輸出電流。

P46圖2.38DAC1210與AD694的接口

P45表2.1AD694引腳接線表

P46圖2.37AD694基本應用693、自動/手動切換圖2.39帶自動/手動切換的V/I變換電路開關：A－自動控制方式

H－手動操作方式

RL：負載電阻

2）自動控制方式和手動操作方式之間的無擾切換。手動操作：不用微機控制而由電動單元儀表等控 制的方式。實現(xiàn)：

1）0~5V

0~10mA（R9+W＝500歐）

1~5V

4~20mA（R9+W＝250歐）

IL=Vi/(R9+W)70P48圖2.40八通道模擬量輸出通道電路圖

采用DAC0832作8位D/A轉換器，通過多路開關CD4051，由程序控制，將轉換結果從8通道中的某一通道中送出，經(jīng)保持器，最后以電流形式輸出。四、模擬量輸出通道設計71第七節(jié)硬件抗干擾技術干擾：指有用信號以外的噪聲或造成計算機設備不能正常工作的破壞因素。

硬件抗干擾：效率高，但增加系統(tǒng)投資和設備體積。

軟件抗干擾：投資低，但降低系統(tǒng)工作效率。

干擾來源：外部、內(nèi)部。物理性質相同。

外部干擾：與系統(tǒng)結構無關，由外界環(huán)境因素決定，主要是空間電或磁的影響，環(huán)境溫度、濕度等氣象條件。

內(nèi)部干擾：由系統(tǒng)結構、制造工藝等決定。主要是分布電容、分布電感引起的耦合感應，電磁場輻射感應，長線傳輸?shù)牟ǚ瓷?，多點接地造成的電位差引起的干擾，寄生振蕩引起的干擾，甚至元器件產(chǎn)生的噪聲。傳播途徑：靜電耦合，磁場耦合，公共阻抗耦合。721、靜電耦合靜電耦合：電場通過電容耦合途徑竄入其它線路。

兩平行導體間的電容偶合C1gC12C2gUn導體2U1RU1導體1導體2UnC12C2gC1gR導體1

Un由電容C12和C2g的分壓關系及U1確定。當R很大時，732、磁場耦合空間磁場耦合是通過導體間互感耦合進來的。兩導線間的磁場偶合R1MR2R3U1UnI1導線1導線274在兩個電路的電流流經(jīng)一個公共阻抗時，一個電路在該阻抗上的電壓降會影響到另一個電路。3、公共阻抗耦合i1i1Rp1Rn1i2i1+i2Rp2Rn2inRpnRnn公共電源線的阻抗偶合75（a）模擬系統(tǒng)數(shù)字系統(tǒng)R1R2模擬系統(tǒng)模擬系統(tǒng)數(shù)字系統(tǒng)數(shù)字系統(tǒng)Rcm(b)（c）公共地線的阻抗偶合761）串模干擾

是疊加在被測信號上的干擾噪聲，與被測信號串聯(lián)于信號源回路之中，也稱橫向干擾或正態(tài)干擾。UsUn模/數(shù)轉換器信號源UsUn模/數(shù)轉換器信號源干擾源串模干擾示意圖

成因：分布電容的靜電耦合，長線傳輸?shù)幕ジ?，空間電磁場引起的磁場耦合，以及50HZ的工頻干擾等。一、過程通道抗干擾技術1、串模干擾及其抑制方法772）串模干擾的抑制方法①采用濾波器來抑制串模干擾

a．若干擾頻率>被測信號頻率：低通濾波器；

b．若干擾頻率<被測信號頻率：高通濾波器；

c．若干擾頻率落在被測信號頻譜的兩側：帶通濾波器。一般，串模干擾均比被測信號變化快，故常用二級阻容低通濾波網(wǎng)絡作為A/D轉換器的輸入濾波器。

P50圖2.42二級阻容濾波網(wǎng)絡可使50Hz的串模干擾信號衰減600倍左右。時間常數(shù)<200ms。78②當尖峰型串模干擾成為主要干擾源時，采用雙積分式A/D轉換器。取積分周期等于主要串模干擾的周期或為整數(shù)倍，抑制效果更好。③串模干擾主要來自電磁感應時，對被測信號應盡早進行前置放大，提高回路中的信噪比；或者盡早完成A/D轉換或采取隔離和屏蔽等措施。④從選擇邏輯器件入手，利用邏輯器件的特性來抑制串模干擾。采用高抗擾度邏輯器件抑制低噪聲干擾；采用低速邏輯器件來抑制高頻干擾；也可通過附加電容器，降低某個邏輯電路的工作速度來抑制高頻干擾。⑤選用帶有屏蔽的雙絞線或同軸電纜做信號線，良好接地，并對測量儀表進行電磁屏蔽。792、共模干擾及其抑制方法1）共模干擾

是A/D轉換器兩個輸入端上共有的干擾電壓。也稱縱向干擾或共態(tài)干擾。圖中：

UA=Us+Ucm

UB=Ucm

Ucm是轉換器輸入端上共有的干擾電壓。共模干擾示意圖模/數(shù)轉換器信號源Ucm計算機UsAB成因：不同地之間電位不等。80一般來說，共模干擾Ucm總是轉換成串模干擾Un的形式作用于輸入回路。(a)UsUcmZsZ1UsZs1Zs2AZcm2Zcm1

Ucm(b)被測信號的輸入方式（a）單端對地輸入方式；（b）雙端不對地輸入方式；

Zs,Zs1,Zs2—信號源內(nèi)阻抗；Z1,Zcm1,Zcm2—輸入電路的輸入阻抗B圖(a):共模干擾電壓Ucm全部轉換為串模干擾電壓Un

。81圖(b):UsZs1Zs2AZcm2Zcm1Ucm(b)B82若Zs1

=Zs2、Zcm1

=Zcm2，則UAB

=0；實際：當Zs1

、Zs2

越小，Zcm1

、Zcm2

越大，并且Zcm1

、Zcm2

越接近時，共模干擾的影響越小。Ucm：共模干擾電壓；

Un：由Ucm轉化成的串模干擾電壓；單端輸入方式：Un=Ucm，CMRR=0，無共模抑制能力。雙端不對地輸入方式：

由Ucm引入的串模干擾電壓Un越小，CMRR就越大，抗共模干擾能力越強。

共模抑制比CMRR(CommonModeRejectionRatio)：83放大器調制器解調器Us2UsUs1A/D計算機雙絞線B模擬地數(shù)字地變壓器隔離模擬信號電路與數(shù)字信號電路隔離開來。US通過變壓器耦合獲得通路，Ucm由于不成回路得到有效抑制。隔離前、后采用兩組互相獨立的電源，切斷兩部分地線聯(lián)系。2）共模干擾的抑制方法①變壓器隔離84②光電隔離具有串行接口功能的光電偶合器隔離電源VFCUs數(shù)字輸入電路+5VUcm+15V4.7V雙絞線光電偶合器

Us→VFC→不同頻率的脈沖信號→光電耦合器→雙絞線傳輸此脈沖信號。85被測信號的變化范圍始終在光電偶合器的線性區(qū)內(nèi)： １、嚴格挑選光電耦合器； ２、采取相應的非線性校正措施。前后兩部分電路應分別采用兩組獨立的電源。與變壓器隔離相比，實現(xiàn)容易，成本低，體積小。放大器UsUs1雙絞線模擬地A/D計算機數(shù)字地Ucm光電偶合放大器Us2

線性光電偶合器的應用86③浮地屏蔽內(nèi)屏蔽層信號源UsUcmS1S2S3計算機外屏蔽層屏蔽層光電偶合放大器(a)

浮地輸入雙層屏蔽放大器UsUcmZs1Zs2Zs3I1I2I3Zc2Zc1Zc3(b)由于ZC3

>>ZS3可見Ucm1

非常小。87因為ZC1

>>ZS1，ZC2

>>ZS2；所以UsUcmZs1Zs2Zs3I1I2I3Zc2Zc1Zc3④采用儀表放大器提高共模抑制比

儀表放大器具有共模抑制能力強、輸入阻抗高、漂移低、增益可調等優(yōu)點，是一種專門用來分離共模干擾與有用信號的器件。881）長線傳輸干擾3、長線傳輸干擾的抑制計算機控制系統(tǒng)龐大，連線長達幾十米→數(shù)百米。長線傳輸?shù)娜齻€問題：１、會受到外界干擾；２、具有信號延時；３、高速變化的信號在長線中傳輸→波反射現(xiàn)象。產(chǎn)生入射波、反射波。信號的多次反射現(xiàn)象，使信號波形嚴重地畸變，并且引起干擾脈沖。89①終端匹配調節(jié)R，觀察A的波形，當達到完全匹配(R=Rp)時，門A輸出的波形不畸變，反射完全消失，這時的R值就是該傳輸線的波阻抗Rp

。雙絞線的波阻抗一般在100至200

之間，絞花愈密，波阻抗愈低。同軸電纜的波阻抗約50至100

范圍。其中，L0為單位長度的電感（H），

C0為單位長度的電容（F）。2）長線傳輸干擾的抑制方法示波器RpR信號

測量傳輸線波阻抗雙絞線A90圖(a)：當R=Rp時，便實現(xiàn)了終端匹配，消除了波反射。優(yōu)點：對波形的低電平?jīng)]有影響；缺點：波形的高電平↓，使高電 平的抗干擾能力↓。

終端匹配優(yōu)點：波形的高電平下降較少；缺點：低電平抬高，低電平的抗干擾能 力↓。同時兼顧高、低電平兩種情況：可取R1=R2=2Rp，則R=Rp。圖(b)：等效電阻R為：（a）雙絞線RRpAB雙絞線R2Rp（b）R1EcAB91②始端匹配優(yōu)點：波形的高電平不變；缺點：波形低電平會抬高。原因：門B的輸入電流Isr在R上的壓降所造成。終端所 帶負載門個數(shù)越多，低電平抬高得越顯著。一般選擇始端匹配電阻R為其中，Rsc為門A輸出低電平時的輸出阻抗。雙絞線RpR

始端匹配AB92尖峰干擾→計算機“飛程序”或“死機”。抑制尖峰干擾的綜合治理途徑有：“遠離”干擾源；對已產(chǎn)生的尖峰干擾采用硬件設備進行抑制；用過零開關防止尖峰產(chǎn)生；對“漏網(wǎng)”的尖峰干擾，用程序運行監(jiān)視系統(tǒng)（Watchdog俗稱“看門狗”）消除其影響。二、CPU抗干擾技術93定時器CPU定時到脈沖重新設置或復位CLK中斷或復位Watchdog的構成目的：當尖峰干擾使計算機“飛程序”陷入“死循環(huán)”中時，能 夠幫助系統(tǒng)自動恢復正常運行。Watchdog必須具有以下特性：（1）本身能獨立工作，基本上不依賴CPU。（2）CPU在一個固定的時間間隔中和該系統(tǒng)打一次交道（喂一次狗），以表明系統(tǒng)目前“尚正?！?。（3）當CPU掉入死循環(huán)后，能及時發(fā)覺并使系統(tǒng)復位。1、WATCHDOG的特性和工作原理94遇到下述情況之一，Watchdog失去效用：（1）Watchdog或CPU電路自身損壞。（2）某個或幾個有關Watchdog的關鍵數(shù)據(jù)被改寫。（3）干擾使CPU執(zhí)行一個重構的錯誤循環(huán)程序，該循環(huán)中正好包含了對Watchdog的訪問，而且訪問間隔小于Watchdog的溢出時間。952、微處理器監(jiān)控電路MAX1232

電源過壓、欠壓時，提供至少250ms寬度的復位脈沖，能選擇5％或10％的容限。有一個可編程的監(jiān)控定時器(即Watchdog)，可編程為150ms、600ms或1.2s的超時設置。1）MAX1232的結構原理(圖2.51)PBRST：按鍵復位輸入。反彈式低電平有效輸入，忽略小于1ms寬度的脈沖，確保識別20ms或更寬的輸入脈沖。TD：時間延遲，Watchdog時基選擇輸入。

TD=0V時，tTD=150ms；

TD懸空時，tTD=600ms；

TD=Vcc時，tTD=1.2s。RST：復位輸出(高電平有效)。產(chǎn)生RST輸出的條件為：

Vcc下降低于所選擇的復位電壓閾值；

PBRST變低；在最小暫停周期內(nèi)ST未選通；在加電源期間。RST：復位輸出(低電平有效)。產(chǎn)生條件同RST。(拉高)TOL：容差輸入。TOL接地時選取5％的容差；

TOL接Vcc時選取10％的容差。ST：選通輸入。Watchdog定時器輸入。972）MAX1232的主要功能①電源監(jiān)控電壓檢測器監(jiān)控Vcc，每當Vcc低于所選擇的容限時就輸出并保持復位信號。②按鈕復位輸入

MAX1232的PBRST端靠手動強制復位輸出，當PBRST升高到大于一定的電壓值后，復位輸出保持至少250ms的寬度。③監(jiān)控定時器(Watchdog)

P58圖2.52監(jiān)控電路MAX1232的典型應用CPU用一根I/O線來驅動ST輸入，CPU必須在一定時間內(nèi)觸發(fā)ST端(其時間取決于TD)，以便檢測正常的軟件執(zhí)行。如果一個硬件或軟件的失誤導致ST沒被觸發(fā)，在一個最小超時間間隔內(nèi)，MAX1232的復位輸出至少保持250ms的寬度。ST的觸發(fā)僅僅被脈沖的下降沿作用。993）掉電保護和恢復運行

掉電信號由MAX1232檢測得到，加到CPU的外部中斷輸入端。軟件中將掉電中斷規(guī)定為高級中斷，使系統(tǒng)能夠及時對掉電作出反應。掉電檢測電路必須在電源電壓下降到CPU最低工作電壓之前就提出中斷申請，提前時間為幾百微秒至數(shù)毫秒。100三、系統(tǒng)供電與接地技術電網(wǎng)的干擾，頻率的