計(jì)算機(jī)組成原理試卷及答案

期末試卷

一.選擇題(每小題1分，共20分)

1.目前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于___。

A.巨型機(jī)B.中型機(jī)C.小型機(jī)D.微型機(jī)

2.(2000)I。化成十六進(jìn)制數(shù)是______o

A.(7CD)%B.(7D0)16C.(7E0)16I).(7F0)16

3.下列數(shù)中最大的數(shù)是____。

A.(10011001)2B.(227)8C.(98)］6D.(152)10

4.____表示法主要用于表示浮點(diǎn)數(shù)中的階碼。

A.原碼B.補(bǔ)碼C.反碼1).移碼

5.在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是.。

A.BCD碼B.16進(jìn)制C.格雷碼D.ASCH碼

6.下列有關(guān)運(yùn)算器的描述中，是正確的。

A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算B.只做加法

C.能暫時(shí)存放運(yùn)算結(jié)果D.既做算術(shù)運(yùn)算，又做邏輯運(yùn)算

7.EPROM是指。

A.讀寫(xiě)存儲(chǔ)器B.只讀存儲(chǔ)器

C.可編程的只讀存儲(chǔ)器1).光擦除可編程的只讀存儲(chǔ)器

8.Intel80486是32位微處理器，Pentium是_____位微處理器。

A.16B.32C.48D.64

9.設(shè)［X］產(chǎn)1.XIX2X3X,，當(dāng)滿足時(shí)，X>-1/2成立。

A.xi必須為1,X2X3X4至少有一個(gè)為1B.Xi必須為1,X2X3X4任意

C.xi必須為0,X2X3X4至少有一個(gè)為1D.xi必須為0,X2X3X.1任意

10.CPU主要包括。

A.控制器B.控制器、運(yùn)算器、cache

C.運(yùn)算器和主存D.控制器、ALU和主存

11.信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為。

A,串行傳輸B.并行傳輸C.并串行傳輸D.分時(shí)傳輸

12.以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是。

A.RR型B.RS型C.SS型D.程序控制指令

13.下列屬于應(yīng)用軟件。

A.操作系統(tǒng)B.編譯系統(tǒng)C.連接程序D.文本處理

14.在主存和CPU之間增加cache存儲(chǔ)器的目的是。

A.增加內(nèi)存容量B.提高內(nèi)存可靠性

C.解決CPU和主存之間的速度匹配問(wèn)題D.增加內(nèi)存容量，同時(shí)加快存取速度

15.某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時(shí)改變，則可以選用作為存儲(chǔ)芯片。

A.SRAMB.閃速存儲(chǔ)器C.cacheD.輔助存儲(chǔ)器

16.設(shè)變址寄存器為X,形式地址為D,(X)表示寄存器X的內(nèi)容，這種尋址方式的有效地

址為?

A.EA=(X)+DB.EA=(X)+(D)C.EA=((X)+D)D,EA=((X)+(D))

17.在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為—

A.隱含尋址B.立即尋址C.寄存器尋址D.直接尋址

18.下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是—一。

A.PPU（外圍處理機(jī)）方式B.中斷方式C.DMA方式D.通道方式

19.系統(tǒng)總線中地址線的功能是

A.用于選擇主存單元地址B.用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備

C.用于選擇外存地址D.用于指定主:存和I/O設(shè)備接口電路的地址

20.采用DMA方式傳送數(shù)據(jù)忖，每傳送?個(gè)數(shù)據(jù)要占用的忖間。

A.一個(gè)指令周期B.一個(gè)機(jī)器周期C.一個(gè)時(shí)鐘周期D.一個(gè)存儲(chǔ)周期

二.填空題（每空1分，共20分）

1.數(shù)控機(jī)床是計(jì)算機(jī)在方面的應(yīng)用，郵局把信件自動(dòng)分揀是在計(jì)算機(jī)B.

方面的應(yīng)用。

2.漢字的A.、B.、C.是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種

不同用途的編碼。

3.閃速存儲(chǔ)器特別適合于A.微型計(jì)算機(jī)系統(tǒng)，被譽(yù)為B.而成為代替磁盤(pán)的

一種理想工具。

4.主存儲(chǔ)器的性能指標(biāo)主要是A.、B.、存儲(chǔ)周期和存儲(chǔ)器帶寬。

5.條件轉(zhuǎn)移、無(wú)條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬于A.類指令,

這類指令在指令格式中所表示的地址不是B.的地址，而是C.的地址。

6.從操作數(shù)的物理位置來(lái)說(shuō)，可將指令歸結(jié)為三種類型：存儲(chǔ)器-存儲(chǔ)器型，A.,

B.?

7.運(yùn)算器的兩個(gè)主要功能是：A.,B.o

8.PCI總線采用A.仲裁方式，每一個(gè)PC1設(shè)備都有獨(dú)立的總線請(qǐng)求和總線授權(quán)兩條

信號(hào)線與B.相連。

9.直接內(nèi)存訪問(wèn)（DMA）方式中，DMA控制器從CPU完全接管對(duì)A.的控制，數(shù)據(jù)交

換不經(jīng)過(guò)CPU,而直接在內(nèi)存和B.之間進(jìn)行。

三.簡(jiǎn)答題（每小題5分，共20分）

1.說(shuō)明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。

2.請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系.

3.請(qǐng)說(shuō)明SRAM的組成結(jié)構(gòu)，與SRAM相比，DRAM在電路組成上有什么不同之處？

4.請(qǐng)說(shuō)明程序查詢方式與中斷方式各自的特點(diǎn)。

四.應(yīng)用題（每小題5分，共40分）

1.機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），當(dāng)X=-127（十進(jìn)制）時(shí)，其對(duì)應(yīng)的二進(jìn)制表

示，（X）康表示，（X）反表示，（X*表示，（X）移表示分別是多少？

2.已知x=0.1011,y=-0.0101,求x+y=?,x-y=?

3.用16kx8位的SRAM芯片構(gòu)成64KX16位的存儲(chǔ)器，要求畫(huà)出該存儲(chǔ)器的組成邏輯框

圖。

4.提高存儲(chǔ)器速度可采用哪些措施，請(qǐng)說(shuō)出至少五種措施。

5.若機(jī)器字長(zhǎng)36位，采用三地址格式訪存指令，共完成54種操作，操作數(shù)可在1K地址

范圍內(nèi)尋找，畫(huà)出該機(jī)器的指令格式。

6.舉例說(shuō)明存儲(chǔ)器堆棧的原理及入棧、出棧的過(guò)程。

7.試畫(huà)出三總線系統(tǒng)的結(jié)構(gòu)圖。

8.若顯示工作方式采用分辨率為1024X768,顏色深度為3B,楨頻為72Hz,計(jì)算刷新存儲(chǔ)

器帶寬應(yīng)是多少？

期末試卷一答案

一.選擇題

1.D2.B3.A4.D5.D6.D7.D

8.D9.A10.B11.A12.C13.D14.C

15.B16.A17.B18.B19.D20.D

二.填空題

1.A.自動(dòng)控制B.人工智能

2.A.輸入編碼（或輸入碼）B.內(nèi)碼（或機(jī)內(nèi)碼）C.字模碼

3.A.便攜式B.固態(tài)盤(pán)

4.A.存儲(chǔ)容量B.存取時(shí)間

5.A.程序控制類B.操作數(shù)C.下一條指令

6.A.寄存器一寄存器型B.寄存器一存儲(chǔ)器型

7.A.算術(shù)運(yùn)算B.邏輯運(yùn)算

8.A.集中式B.中央仲裁器

9.A.總線B.I/O設(shè)備（或輸入輸出設(shè)備）

三.簡(jiǎn)答題

1.計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，?般機(jī)器級(jí)（或稱機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯

編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。

2.指令周期是指取出并執(zhí)行?條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來(lái)表示,

CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍脈沖

或T周期）。

3.SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫(xiě)電路、地址譯碼電路、控制電路組成，DRAM還需要有動(dòng)態(tài)

刷新電路。

4.程序查詢方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬

件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)”通知CPU,

準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。

四.應(yīng)用題

1.二進(jìn)制表示為-01111111

[X]K=11111111a]反=10000000DCk=10000001[X]w=00000001

2.[x]樸=00.1011[x]*=00.1011

+[y]tt=ll.1011+[-y]?=00.0101

00.011001.0000

x+y=+0.0110x-y產(chǎn)生溢出

3.存儲(chǔ)器容量為64Kxi6位，其地址線為16位（AM—Ao）,數(shù)據(jù)線也是16位（Dl5—Do）

SRAM芯片容量為16Kx8位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲(chǔ)器時(shí)須

字位同時(shí)擴(kuò)展。字?jǐn)U展采用2：4譯碼器，以16K為一個(gè)模塊，共4個(gè)模塊。位擴(kuò)展

采用兩片串接。

圖Cl.1

4.措施有：①采用高速器件，②采用cache（高速緩沖存儲(chǔ)器），③采用多體交叉存儲(chǔ)器,

④采用雙端口存儲(chǔ)器，⑤加長(zhǎng)存儲(chǔ)器的字長(zhǎng)。

5.操作碼需用6位，操作數(shù)地址碼需用10位。格式如下

6101010

0PDiD2D3

0P:操作碼6位

D.：第一操作數(shù)地址，10位

D2:第二操作數(shù)地址，10位

D3：第三操作數(shù)地址，10位

6.所謂存儲(chǔ)器堆棧，是把存儲(chǔ)器的一部分用作堆棧區(qū)，用SP表示堆棧指示器，Ms「表示

堆棧指示器指定的存儲(chǔ)器的單元，A表示通用寄存器。

入棧操作可描述為（A）fMs〃（SP-1）-SP

出棧操作可描述為（SP+1）-SP,（MSP）-A

7.三總線結(jié)構(gòu)如下圖所示：

系統(tǒng)總線

I/O接口I/O接口

圖Cl.2

8.解：刷存所需帶寬=分辨率X每個(gè)像素點(diǎn)顏色深度又刷新速率，故刷存帶寬為：

1024X768X3BX72/s=165888KB/s=162MB/s.

期末試卷二

一.選擇題(每空1分，共20分)

1.將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，以取得有利用價(jià)值的信息，我們稱其為

A.數(shù)值計(jì)算B.輔助設(shè)計(jì)C.數(shù)據(jù)處理D.實(shí)時(shí)控制

2.目前的計(jì)算機(jī)，從原理上講。

A.指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放

B.指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放

C.指令和數(shù)據(jù)都以二進(jìn)制形式存放

D.指令和數(shù)據(jù)都以十進(jìn)制形式存放

3.根據(jù)國(guó)標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用存儲(chǔ)。

A.一個(gè)字節(jié)B.二個(gè)字節(jié)C.三個(gè)字節(jié)D.四個(gè)字節(jié)

4.下列數(shù)中最小的數(shù)為。

A.(101001)2B.(52)8c.(2B)l6D.(44)10

5.存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用于。

A.存放程序B.存放軟件C.存放微程序D.存放程序和數(shù)據(jù)

6.設(shè)X=-0.1011,則[X]*為。

A.1.1011B.1.0100C.1.0101D,1.1001

7.下列數(shù)中最大的數(shù)是?

A.(10010101)2B.(227)8c.(96),6D.(143)10

8.計(jì)算機(jī)問(wèn)世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲(chǔ)程序”

的概念，最早提出這種概念的是。

A.巴貝奇B.馮?諾依曼C.帕斯卡D.貝爾

9.在CPU中，跟蹤后繼指令地指的寄存器是。

A.指令寄存器B.程序計(jì)數(shù)器C.地址寄存器D.狀態(tài)條件寄存器

10.Pentium-3是一種。

A.64位處理器B.16位處理器C.準(zhǔn)16位處理器D.32位處理器

11.三種集中式總線控制中，方式對(duì)電路故障最敏感。

A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求

12.外存儲(chǔ)器與內(nèi)存儲(chǔ)器相比，外存儲(chǔ)器。

A.速度快，容量大，成本高B.速度慢，容量大，成本低

C.速度快，容量小，成本高D.速度慢，容量大，成本高

13.一個(gè)256Kx8的存儲(chǔ)器，其地址線和數(shù)據(jù)線總和為。

A.16B.18C.26D.20

14.堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。

如果進(jìn)棧操作的動(dòng)作順序是(A)-MSP，(SP)-l-SP,那么出棧操作的動(dòng)作順序

應(yīng)為o

A.(Msp)fA,(SP)+1-SPB.(SP)+1-SP,(MSP)-A

C.(SP-l)fSP,(Msp)fAD.(Msp)fA,(SP)-1-SP

15.當(dāng)采用對(duì)設(shè)備進(jìn)行編址情況下，不需要專門(mén)的I/O指令組。

A.統(tǒng)一編址法B.單獨(dú)編址法C.兩者都是D.兩者都不是

16.下面有關(guān)“中斷”的敘述，是不正確的。

A.一旦有中斷請(qǐng)求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)而去受理中斷請(qǐng)求

B.CPU響應(yīng)中斷忖暫停運(yùn)行當(dāng)前程序，自動(dòng)轉(zhuǎn)移到中斷服務(wù)程序

C.中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)

D.為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行

程序，必須進(jìn)行現(xiàn)場(chǎng)保存操作

17.下面敘述中，是正確的。

A.總線一定要和接口相連B.接口一定要和總線相連

C.通道可以替代接口D.總線始終由CPU控制和管理

18.在下述指令中，I為間接尋址，指令包含的CPU周期數(shù)最多。

A.CLAB.ADD30C.STAI31D.JMP21

19.設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式(含一位符號(hào)位)。對(duì)應(yīng)于十進(jìn)制數(shù)-27,

寄存器內(nèi)為。

A.2711B.9BHC.E5HD.5All

20.某存儲(chǔ)器芯片的存儲(chǔ)容量為8KX12位，則它的地址線為一。

A.11B.12C.13D.14

二.填空題(每空1分，共20分)

1.計(jì)算機(jī)軟件一般分為兩大類：一類叫A.另一類叫B.。操作系統(tǒng)屬

于C.類。

2.一位十進(jìn)制數(shù)，用BCD碼表示需A.____位二進(jìn)制碼，用ASCH碼表示需

B.______位二進(jìn)制碼。

3.主存儲(chǔ)器容量通常以KB表示，其中K=A.;硬盤(pán)容量通常以GB表示，其中

G—B.o

4.RISC的中文含義是A.,CISC的中文含義是B.。

5.主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、A.、B.和C.。

6.由于存儲(chǔ)器芯片的容量有限，所以往往需要在A.和B.兩方面進(jìn)行擴(kuò)

充才能滿足實(shí)際需求。

7.指令尋址的基本方式有兩種，A.方式和B.方式。

8.存儲(chǔ)器和CPU連接時(shí)，要完成A.的連接；B.的連接和C.的連

接，方能正常工作。

9.操作控制器的功能是根據(jù)指令操作碼和A.,產(chǎn)生各種操作控制信號(hào)，從而

完成B._和執(zhí)行指令的控制。

三.簡(jiǎn)答題(每題5分，共20分)

1.指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)

據(jù)。

2.什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者之間的關(guān)系如何？

3.簡(jiǎn)要描述外設(shè)進(jìn)行DMA操作的過(guò)程及DMA方式的主要優(yōu)點(diǎn)。

4.在寄存器一寄存器型，寄存器一存儲(chǔ)器型和存儲(chǔ)器一存儲(chǔ)器型三類指令中，哪類

指令的執(zhí)行時(shí)間最長(zhǎng)？哪類指令的執(zhí)行時(shí)間最短？為什么？

四.應(yīng)用題(每題5分，共40分)

1.求十進(jìn)制數(shù)T13的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示(用8位二進(jìn)制表

示，并設(shè)最高位為符號(hào)位，真值為7位)。

2.某機(jī)指令格式如圖所示：

OPXD

15109870

圖中X為尋址特征位，目.X=0時(shí)，不變址；X=1時(shí)，用變址寄存器兄進(jìn)行變址；

X=2時(shí),用變址寄存器Xz進(jìn)行變址;X=3時(shí),相對(duì)尋址。設(shè)(PC)=1234H,(X.)

=0037H,

(X2)=112211,請(qǐng)確定下列指令的有效地址(均用十六進(jìn)制表示，H表示十六進(jìn)制)

(D4420H(2)2244H(3)1322H(4)3521H(5)6723H

3.將十進(jìn)制數(shù)354矍轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)和BCD數(shù)。

4.浮點(diǎn)數(shù)格式如下：1位階符，6位階碼，1位數(shù)符，8位尾數(shù)，請(qǐng)寫(xiě)出浮點(diǎn)數(shù)所能表

示的范圍(只考慮正數(shù)值)。

5.現(xiàn)有一64Kx2位的存儲(chǔ)器芯片，欲設(shè)計(jì)具有同樣存儲(chǔ)容量的存儲(chǔ)器，應(yīng)如何安排

地址線和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小。并說(shuō)明有兒種解答。

6.異步通信方式傳送ASCII碼，數(shù)據(jù)位8位，奇校驗(yàn)1位，停止位1位。計(jì)算當(dāng)波

特率為4800時(shí)，字符傳送的速率是多少？每個(gè)數(shù)據(jù)位的時(shí)間長(zhǎng)度是多少？數(shù)據(jù)位

的傳送速率是多少？

7.已知某8位機(jī)的主存采用半導(dǎo)體存儲(chǔ)器，地址碼為18位，采用4KX4位的SRAM

芯片組成該機(jī)所允許的最大主存空間，并選用模塊條形式，問(wèn)：

(1)若每個(gè)模塊條為32Kx8位，共需幾個(gè)模塊條？

(2)每個(gè)模塊條內(nèi)有多少片RAM芯片？

(3)主存共需多少RAM芯片？CPU需使用幾根地址線來(lái)選擇各模塊？使用

何種譯碼器？

8.畫(huà)出中斷處理過(guò)程流程圖。

期末試卷二答案

一.選擇題：

l.C2.C3.B4.A5.D6.C7.B

8.B9.B10.A11.A12.B13.C14.B

15.A16.A17.B18.C19.C20C

二.填空題：

1.A.系統(tǒng)軟件B.應(yīng)用軟件C.系統(tǒng)軟件

2.A.4B.7

3.A.210B.230

4.A.精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)B.復(fù)雜指令系統(tǒng)計(jì)算機(jī)

5.A.存取時(shí)間B.存儲(chǔ)周期C.存儲(chǔ)器帶寬

6.A.字向B.位向

7.A.順序?qū)ぶ贩绞紹.跳躍尋址方式

8.A.地址線B.數(shù)據(jù)線C.控制線

9.A.時(shí)序信號(hào)B.取指令

三.簡(jiǎn)答題：

1.時(shí)間上講，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從

空間上講，從內(nèi)存讀出的指令流流向控制器(指令寄存器)。從內(nèi)存讀出的數(shù)據(jù)

流流向運(yùn)算器(通用寄存器)。

2.指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的

全部時(shí)間。機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過(guò)程中的歸一化基

準(zhǔn)時(shí)間，通常等于取指時(shí)間(或訪存時(shí)間)。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可

稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個(gè)指令周期由若干個(gè)機(jī)器

周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成。

3.(1)外設(shè)發(fā)出DMA請(qǐng)求；

(2)CPU響應(yīng)請(qǐng)求，DMA控制器從CPU接管總線的控制；

(3)由DMA控制器執(zhí)行數(shù)據(jù)傳送操作；

(4)向CPU報(bào)告DMA操作結(jié)束。

主要優(yōu)點(diǎn)是數(shù)據(jù)數(shù)據(jù)速度快

4.寄存器-寄存器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮?/p>

數(shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中，而訪問(wèn)一次存儲(chǔ)器所需的時(shí)間?般比訪

問(wèn)一次寄存器所需時(shí)間長(zhǎng)。

四.應(yīng)用題

1.原碼11110001

反碼10001110

補(bǔ)碼10001111

移碼00001111

2.(1)0020H(2)1166H(3)1256H(4)0058H(5)1257H

3.(1)(354詈)i(r(162.A)16

(2)(354番).(101100010.1010)2

(3)(354D(542.5)8

(4)(354導(dǎo)).(001101010100.011000100101)BCD

4.最小值2"lll"x0.00000001

最大值2””"x0.11111111

5.設(shè)地址線x根，數(shù)據(jù)線y根，則

2x-y=64Kx2

若y=ix=17

y=2x=16

y=4x=15

y=8x=14

因此，當(dāng)數(shù)據(jù)線為1或2時(shí)，引腳之和為18

共有2種解答

6.每個(gè)字符格式包含十個(gè)位，因此字符傳送速率

4800波特/10=480字符/秒

每個(gè)數(shù)據(jù)位時(shí)間長(zhǎng)度T=l/4800=0.208ms

數(shù)據(jù)位傳送速率8x480=3840位/秒

7.(218X8)/(32kx8)=8,故需8個(gè)模塊

(32kx8)/(4kx4)=16,故需16片芯片

共需8x16=128片芯片

為了選擇各模塊，需使用3:8譯碼器

即3根地址線選擇模條。

8.中斷處理過(guò)程流程圖如圖C2.1所示。

A

響應(yīng)中斷

中

斷關(guān)中斷，即“中斷屏蔽”置位

周

保存CPU現(xiàn)場(chǎng)

設(shè)備服務(wù)

恢復(fù)CPU現(xiàn)場(chǎng)

開(kāi)中斷，即“中斷屏蔽”復(fù)位

期末試卷三

一.選擇題（每小題1分，共20分）

1.完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括。

A.運(yùn)算器、存儲(chǔ)器、控制器

B.外部設(shè)備和主機(jī)

C.主機(jī)和實(shí)用程序

D.配套的硬件設(shè)備和軟件系統(tǒng)

2.下列數(shù)中最小的數(shù)為。

A.(101001)2B.(52)8

C.(101001)BCDD.(233))6

3.設(shè)X=-0.10Il,則(X)"為

A.1.1011B.1.0100

C.1.0101D.1.1001

4.機(jī)器數(shù)中，零的表示形式是唯一的。

A.原碼B.補(bǔ)碼

C.移碼D.反碼

5.在計(jì)算機(jī)中，普遍采用的字符編碼是.

A.BCD碼B.16進(jìn)制

C.格雷碼D.ASCII碼

6.運(yùn)算器的主要功能是進(jìn)行

A.邏輯運(yùn)算B.算術(shù)運(yùn)算

C.邏輯運(yùn)算和算術(shù)運(yùn)算D,只作加法

7.存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái).

A.存放數(shù)據(jù)B.存放程序

C.存放數(shù)據(jù)和程序D.存放微程序

8.某計(jì)算機(jī)的字長(zhǎng)16位，它的存儲(chǔ)容量是64KB,若按字編址,那么它的尋址范圍是

A.64KB.32K

C.64KBD.32KB

9.用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是

A.0<|N|<l-2-32B.0<|N|<l-2-31

C.0<|N|<1-2-MD,0<|N|<l-2-29

10.用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為尋址。

A.直接B.間接

C.寄存器直接D.寄存器間接

11.程序控制類指令的功能是。

A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

B,進(jìn)行主存和CPU之間的數(shù)據(jù)傳送

C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送

D.改變程序執(zhí)行的順序

12.中央處理器（CPU）是指。

A.運(yùn)算器

B.控制器

C.運(yùn)算器、控制器和cache

D.運(yùn)算器、控制器和主存儲(chǔ)器

13.計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)?

A.減少了信息傳輸量

B,提高了信息傳輸?shù)乃俣?/p>

C.減少了信息傳輸線的條數(shù)

14.在集中式總線仲裁中,方式對(duì)電路故障最敏感。

A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢

C.獨(dú)立請(qǐng)求

15.在微型機(jī)系統(tǒng)中,外圍設(shè)備通過(guò)與主板的系統(tǒng)總線相連接。

A.適配器B.設(shè)備控制器

C.計(jì)數(shù)器D,寄存器

16.3.5英寸軟盤(pán)記錄方式采用o

A.單面雙密度B.雙面雙密度

C.雙面高密度D,雙面單密度

17.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方式是采用o

A.通用寄存器B.堆棧

C.存儲(chǔ)器D.外存

18.周期挪用方式多用于方式的輸入輸出中。

A.DMAB,中斷

C.程序傳送D.通道

19.M0型光盤(pán)和PC型光盤(pán)都是型光盤(pán)。

A.只讀B.一次C.重寫(xiě)

20.并行I/O標(biāo)準(zhǔn)接口SCSI中，一個(gè)主適配器可以連接臺(tái)具有SCSI接口的設(shè)備。

A.6B.7?15C.8D.10

二.填空題（每小題1分，共20分）

1,存儲(chǔ)A.并按B.順序執(zhí)行,這是馮?諾依曼型計(jì)算機(jī)的工作原理。

2.計(jì)算機(jī)的A.是計(jì)算機(jī)B.結(jié)構(gòu)的重要組成部分，也是計(jì)算機(jī)不同于一般電

子設(shè)備的本質(zhì)所在。

3.一個(gè)定點(diǎn)數(shù)由A.和B.兩部分組成。

4.CPU能直接訪問(wèn)A.和B.，但不能直接訪問(wèn)磁盤(pán)和光盤(pán)。

5.指令格式是指令用A.表示的結(jié)構(gòu)形式，通常格式中由操作碼字段和B.字

段組成。

6.主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、存取時(shí)間、A.和B.。

7.RISC機(jī)器一定是A.CPU,但后者不一定是RISC機(jī)器，奔騰機(jī)屬于B.機(jī)

器。

8.計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用：A.傳

送、B.傳送和C.傳送。

9.軟磁盤(pán)和硬磁盤(pán)的A.記錄方式基本相同，但在B.和C.上存在較

大差別。

三.簡(jiǎn)答題（每小題5分，共20分）

1.說(shuō)明計(jì)數(shù)器定時(shí)查詢工作原理。

2.什么是刷新存儲(chǔ)器？其存儲(chǔ)容量與什么因素有關(guān)？

3.外圍設(shè)備的I/O控制方式分哪幾類？各具什么特點(diǎn)？

4.什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者有什么關(guān)系？

四.應(yīng)用題（每小題5分，共40分）

1.已知:X=0.1011,Y=-0.0101,[X/4]fh[-X]tt,[Y/2]tt,[Y/4]#,[-Y]tt

2.機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位），若機(jī)器數(shù)為81（十六進(jìn)制），當(dāng)它分別表示原碼、

補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制數(shù)分別是多少？

3.用16Kx16位的SRAM芯片構(gòu)成64KX32位的存儲(chǔ)器。要求畫(huà)出該存儲(chǔ)器的組成邏輯

框圖。

4.指令格式如下所示，其中OP為操作碼，試分析指令格式特點(diǎn):

151074-30

OP源寄存器目標(biāo)寄存器

5.CPU結(jié)構(gòu)如圖所示，其中?個(gè)累加寄存器AC,一個(gè)狀態(tài)條件寄存器和其它四個(gè)寄存

器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。

(1)標(biāo)明圖中四個(gè)寄存器的名稱。

(2)簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。

(3)數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問(wèn)的數(shù)據(jù)通路。

圖C3.1

6.總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，畫(huà)出讀數(shù)據(jù)的

同步時(shí)序圖。

7.舉出三種中斷向量產(chǎn)生的方法。

8.CD-ROM光盤(pán)的外緣有5mm的范圍因記錄數(shù)據(jù)困難，一般不使用，故標(biāo)準(zhǔn)的播放時(shí)

間為60分鐘。請(qǐng)計(jì)算模式2情況下光盤(pán)存儲(chǔ)容量是多少？

期末試卷三答案

選擇題

1.D2.C3.C4.B、C5.D6.C7.C

8.B9.B10.C11.D12.C13.C14.A

15.A16.C17.B18.A19.C20.B

二.填空題

1.A.程序B.地址

2.A.軟件B.系統(tǒng)

3.A.符號(hào)位B,數(shù)值域

4.A.cacheB.主存

5.A.二進(jìn)制代碼B.地址碼

6.A.存儲(chǔ)周期B.存儲(chǔ)器帶寬

7.A.流水B.CISC

8.A.并行B.串行C.復(fù)用

9.A.存儲(chǔ)原理B.結(jié)構(gòu)C.性能

三.簡(jiǎn)答題

1.計(jì)數(shù)器定時(shí)查詢方式工作原理：總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總

線請(qǐng)求?？偩€控制器接到清求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)

數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上

的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備相一致時(shí)，該設(shè)備置“1”BS線，獲得總線使用權(quán)，此時(shí)中止

計(jì)數(shù)查詢。

2.為了不斷提供刷新圖像的信號(hào)，必須把一幀圖像信息存儲(chǔ)在刷新存儲(chǔ)器，也叫視頻存儲(chǔ)

器。其存儲(chǔ)容量由圖像灰度級(jí)決定。分辨率越高，灰度級(jí)越多，刷新存儲(chǔ)器容量越大。

3.外圍設(shè)備的I/O控制方式分類及特點(diǎn)：

(1)程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單

(2)程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省

了CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。

(3)直接內(nèi)存訪問(wèn)(DMA)方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問(wèn)時(shí)間的

限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。

(4)通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高

了CPU的工作效率。

(5)外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近

一般處理機(jī)。

4.指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來(lái)表示，

CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期(也稱為節(jié)拍脈沖或T

周期)。

四.應(yīng)用題

1.解：[X]樸=0.1011=0.01011[X/4]tt=0.001011[一乂]樸=1.0101

[Y]=1.1011[Y/2]?=1.11011[Y/4]?=1.111011[-Y]?=0.0101

2.原碼：-1,補(bǔ)碼：T27,反碼：T26,移碼：+11,

3.所需芯片總數(shù)(64KX32)+(16KX16)=8片因此存儲(chǔ)器可分為4個(gè)模塊，每個(gè)模

塊16Kx32位，各模塊通過(guò)A15、A14進(jìn)行2：4譯碼

圖C3.2

4.解：（1）操作數(shù)字段OP可以指定64種基本操作

（2）單字長(zhǎng)（16位）二地址指令

（3）源寄存器和目標(biāo)寄存器都是通用寄存器（各指定16個(gè)），所以是RR型指令，

兩個(gè)操作數(shù)均在通用寄存器中

（4）這種指令結(jié)構(gòu)常用于算術(shù)/邏輯運(yùn)算類運(yùn)算指令，執(zhí)行速度最快。

5.答：（1）a為數(shù)據(jù)緩沖寄存器DR,b為指令寄存器IR,c為主存地址寄存器AR,d為程

序計(jì)數(shù)器PC；

（2）PC-AR-主存一緩沖寄存器DR一指令寄存器IR一操作控制器

（3）存儲(chǔ)器讀：MfDR-ALUfAC存儲(chǔ)器寫(xiě)：AC-DR-M

6.分五個(gè)階段：總線請(qǐng)求，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（或錯(cuò)誤

報(bào)告）。

時(shí)序圖：

總線時(shí)鐘

啟動(dòng)信號(hào)

讀命令

地址線----〈地址）

數(shù)據(jù)線

認(rèn)可

圖C3.3

7.（1）由編碼電路實(shí)現(xiàn)，直接產(chǎn)生。

（2）由硬件產(chǎn)生?個(gè)“位移量”，再加上CPU某寄存器里存放的基地址

（3）向量地址轉(zhuǎn)移法：由優(yōu)先級(jí)編碼電路產(chǎn)生對(duì)應(yīng)的固定地址碼，其地址中存放的是轉(zhuǎn)

移指令，通過(guò)轉(zhuǎn)移指令可以轉(zhuǎn)入設(shè)備各自的中斷服務(wù)程序入口。

8.解：扇區(qū)總數(shù)=60X60X75=270000

模式2存放聲音、圖像等多媒體數(shù)據(jù)，其存儲(chǔ)容量為

270000X2336/1024/1024=601MB

期末試卷四

一、填空題，每空一分，本題共15分

1.若[x]樸=11101100（單符號(hào)位），則[x/2],尸,[x]"的模為o

2.動(dòng)態(tài)存儲(chǔ)器的刷新是按（填行或列）進(jìn)行；若存儲(chǔ)單體的容量為64K,采用雙

譯碼且地址線平均送到兩個(gè)譯碼器中，則刷新地址計(jì)數(shù)器的模為。

3.設(shè)指令中形式地址為D,基址寄存器為BX,則基址尋址方式時(shí)，有效地址

E=o

4,若被傳送的數(shù)據(jù)為11011011,假設(shè)采用偶校驗(yàn)技術(shù)，則校驗(yàn)位C=。

5.“地址線單雙向傳輸”這句話描述了總線的特性。

6.馮偌依曼計(jì)算機(jī)的基本原理包括和o

7.磁盤(pán)的平均存取時(shí)間由時(shí)間和平均等待時(shí)間組成，對(duì)于7200轉(zhuǎn)的磁盤(pán)而言,

其平均等到時(shí)間約為ms（取整數(shù)）。

8、在微指令格式設(shè)計(jì)過(guò)程中，有8個(gè)互斥型的微命令被分配到一組，當(dāng)該組采用編碼方法

表示時(shí)，微指令格式的相關(guān)字段至少需要位。

9.設(shè)計(jì)一個(gè)64位全并行的ALU需要片先行進(jìn)位部件74182。

10.片選信號(hào)為101時(shí)，選定一個(gè)128Kx8位的存儲(chǔ)芯片，則該芯片的所在存儲(chǔ)單元空間

的首地址為，末地址為。

二、名詞解釋，每題2分，共10分

1、中斷

2、組相聯(lián)映射

3、指令系統(tǒng)

4、規(guī)格化

5、水平型微指令

三、簡(jiǎn)答與論述題，本題共34分

1.簡(jiǎn)要說(shuō)明采用層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)的目的和原理；目前存儲(chǔ)系統(tǒng)分哪兒個(gè)層次?

它們?cè)诖鎯?chǔ)系統(tǒng)中所起的作用分別是什么?（8分）

2.什么是總線？總線的仲裁方式解決什么問(wèn)題？簡(jiǎn)述常見(jiàn)的控制方式及其特點(diǎn)。

（8分）

3.什么是尋址方式？計(jì)算機(jī)系統(tǒng)為什么需要采用多種尋址方式？畫(huà)出間接尋址

方式的尋址示意圖。（8分）

4.簡(jiǎn)述微程序控制器的設(shè)計(jì)思想。（10分）

四、判斷正誤并改正你認(rèn)為錯(cuò)誤的命題（只能修改畫(huà)線部分）（1*5=5分）

1、Cache對(duì)系統(tǒng)程序員透明（）

2、浮點(diǎn)數(shù)的精確度由階碼的位數(shù)決定（）

3、控存中存放解釋指令執(zhí)行的微程序和數(shù)據(jù)（）

4、指令操作碼字段的位數(shù)決定了指令系統(tǒng)中指令的數(shù)量（）

5、多操作數(shù)指令可以是單字長(zhǎng)指令（）

五、計(jì)算題，本題共21分

1、設(shè)X=27X（29/32）,Y=25X（5/8）,階碼為3位，尾數(shù)為5位（均不包含符

號(hào)位），用變形補(bǔ)碼計(jì)算X+Y,要求按照計(jì)算機(jī)中浮點(diǎn)數(shù)的運(yùn)算方法寫(xiě)出詳細(xì)運(yùn)

算步驟。（8分）

2、設(shè)x=-0.01011,y=0.01011,用變形補(bǔ)碼計(jì)算2x-y（5分）

3、已知X=+0.1101Y=+0.1011用補(bǔ)碼一位乘法求XxY,要求寫(xiě)出詳細(xì)過(guò)程

（8分）

六、已知CPU結(jié)構(gòu)如下圖所示，其中包括一個(gè)累加器AC、一個(gè)狀態(tài)寄存器和其他兒個(gè)寄存

器。各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳遞方向。試完成以下工作：①寫(xiě)出

圖中四個(gè)寄存器A、B、C、D的名稱和作用；②簡(jiǎn)述完成指令A(yù)DDY的數(shù)據(jù)通路（Y為存儲(chǔ)

單元地址，本指令功能為（AC）+（Y）f（AC）.（15分）

期末試卷四答案

一、填空（每空1分，共15分）

（數(shù)據(jù)部分按照參考答案,文字部分意思符合即可）

1）11110110,2s2）行,283）（BX）+D4）.05.功能和電氣

6）存儲(chǔ)程序，程序控制7）尋道,48）49）.510）.0A000H,0BFFFFH

二、名詞解釋（每小題2分，共10分。）

（評(píng)分要求:按照與所給參考答案的符合度給分）

1、中斷

是一種I/O方式,是指發(fā)生外部或異常時(shí)間后,暫時(shí)停止CPU執(zhí)行的程序,并在保護(hù)斷點(diǎn)后執(zhí)

行處理外部或異常時(shí)間的程序,并在該程序執(zhí)行完畢后又返回被終止的程序的過(guò)程.

2、組相聯(lián)映射

是一種主存與CACHE之間數(shù)據(jù)映射的方法,該方法中主存和CACHE都分組,且CHACHE組內(nèi)還

分行,映射時(shí)，數(shù)據(jù)塊所在主存的組和CHACHE的組之間按照直接映射方式進(jìn)行,CACHE的組

確定后，主存的該數(shù)據(jù)塊則可以被映射到在該組的任意行.

3、指令系統(tǒng)

任何計(jì)算機(jī)所包含的全部指令的集合.指令系統(tǒng)與計(jì)算機(jī)的硬件結(jié)構(gòu)和性能緊密相關(guān).

4、規(guī)格化

就是對(duì)浮點(diǎn)數(shù)尾數(shù)進(jìn)行處理的一種方法,該方法規(guī)定，當(dāng)浮點(diǎn)數(shù)的尾數(shù)雙符號(hào)位與最高數(shù)據(jù)

位不一致時(shí)候,采用左移或右移尾數(shù)，同忖同步增大或減少階碼,直到將浮點(diǎn)數(shù)的尾數(shù)雙符號(hào)

位變化成最高數(shù)據(jù)位一致.

5、水平型微指令

一次能定義并執(zhí)行多個(gè)微操作的微指令稱為水平型微指令，一般有操作控制字段、判別測(cè)試

字段和直接地址字段三部分組成，相對(duì)于垂直型微指令而言具有靈活、并行操作能力強(qiáng)等

優(yōu)點(diǎn)。

三、簡(jiǎn)答與論述題

1?要點(diǎn)：

1）目的:滿足執(zhí)行程序?qū)Ω咚俣?、大容量存?chǔ)空間的需要（2分）

2）原理：局部性原理（2分）

3）目前分成CHCHE--主存一輔存三個(gè)層次（2分）

其中前者解決主存速度慢的問(wèn)題，后者解決主存容量小的不足.（各1分，共2分）

2.要點(diǎn)：

1）總線是計(jì)算機(jī)各大部件之間的連接線，分為數(shù)據(jù)總線、地址總線和控制總線三類.（1分）

2）總線的仲裁解決多部件爭(zhēng)用總線的問(wèn)題（1分）

3）常見(jiàn)的仲裁方式包括：串行連接查詢、計(jì)數(shù)器定時(shí)查詢和獨(dú)立請(qǐng)求三種方式，（3分）

特點(diǎn)分別為系統(tǒng)容易擴(kuò)展，但速度慢、優(yōu)先級(jí)固定、單點(diǎn)故障明顯；優(yōu)先級(jí)靈活，沒(méi)有

單點(diǎn)故障，但速度慢；優(yōu)先級(jí)靈活、響應(yīng)速度快，沒(méi)有單點(diǎn)故障。（3分）

3.要點(diǎn)：

1）尋找操作數(shù)據(jù)或指令地址的方法.（1分）

2）多種尋址方式的目標(biāo)是為了解決指令中操作數(shù)字段位數(shù)不夠,從而限制了尋址范圍和

操作數(shù)大小，另外,設(shè)置多種尋址方式也為程序設(shè)計(jì)提供了一定的靈活性.（4分）

3）間接尋址圖（3分）

指令

內(nèi)存

|操作一|

4.要點(diǎn)：

在分析特定CPU結(jié)構(gòu)和相關(guān)硬件環(huán)境的基礎(chǔ)上（這句話很重要,2分），仿照程序設(shè)計(jì)的方

法，畫(huà)出在特定硬件環(huán)境下每條指令的指令周期流程圖（2分），把完成每條指令所需要的操

作控制信號(hào)進(jìn)行優(yōu)化和時(shí)間同步編寫(xiě)成微指令，然后存放到一個(gè)只讀存儲(chǔ)器（控存）中（3

分）。每條機(jī)器指令對(duì)應(yīng)?段微程序，當(dāng)機(jī)器執(zhí)行程序時(shí)依次讀出每條指令所對(duì)應(yīng)的微指令,

執(zhí)行每條微指令中規(guī)定的微操作,從而完成指令的功能,重復(fù)這一過(guò)程,直到該程序的所有指

令完成（2分）.

微程序控制器的設(shè)計(jì)采用了存儲(chǔ)技術(shù)和程序設(shè)計(jì)技術(shù)，使復(fù)雜的控制邏輯得到簡(jiǎn)化，從

而推動(dòng)了微程序控制器的廣泛應(yīng)用.（1分）

四、判斷正誤，（對(duì)錯(cuò)誤命題只判斷不改正或改正不正確均不得分

每小題1分，共5分）

1、T

2、x修改成：

浮點(diǎn)數(shù)的精確度由尾數(shù)的位數(shù)決定

或：浮點(diǎn)數(shù)的范圍山階碼的位數(shù)決定

3、x修改成：

控存中存放解釋指令執(zhí)行的微程序

4,Y

5、Y

五、計(jì)算題（本題三道小題，共21分）

1.要點(diǎn)：

1）設(shè)階碼和尾數(shù)均采用雙符號(hào)位表示,則

[X]樸=0011100.11101[Y]?h=0010100.101（1分）

2）求出階差：

△E=[X]麗+[-Y]階用=00111+11011=00010,階差為2，移動(dòng)Y的尾數(shù)與X對(duì)齊

[Y]/0011100.00101（1分）

3）求出尾數(shù)和00.11101+00.00101=01.00010（2分）

4）規(guī)格化并判斷結(jié)果溢出

因?yàn)槲矓?shù)運(yùn)算的雙符號(hào)位不同，因此,需要對(duì)結(jié)果進(jìn)行左移規(guī)格化,并將階碼加1,

則[X+Y]tt=01000,00.10010（2分）

由于階碼的雙符號(hào)位不同，因此，該浮點(diǎn)運(yùn)算結(jié)果發(fā)生溢出，且是正溢出（2分）

2,要點(diǎn)：

解;[X]M.=11.10101,[Y]?h=00.01011

[2X]IH=11.01010,[-Y]?=11.10101（2分）

[2X]（h+[-Y]fr=10.11111（2分）

結(jié)果的雙符號(hào)位不同，故運(yùn)算結(jié)果溢出（1分）

3、要點(diǎn)：

1）[X]||.=O.11O1,[Y]?=O.1O11,[-X]?=1.0011（1分）

2）按照補(bǔ)碼??位乘法的運(yùn)算過(guò)程正確，且得到[XY]樸=0.10001111