全定制施密特觸發(fā)器

1、成 績 評 定 表學生姓名班級學號專 業(yè)課程設(shè)計題目評語組長簽字：成績?nèi)掌?20 年 月 日課程設(shè)計任務(wù)書學 院專 業(yè)電子科學與技術(shù)學生姓名班級學號課程設(shè)計題目施密特觸發(fā)器設(shè)計 實踐教學要求與任務(wù):完成施密特觸發(fā)器電路設(shè)計。 （1）電路面積最優(yōu)； （2）注意設(shè)計CMOS工藝實現(xiàn)； （3）回差不限； （4）輸出狀態(tài)切換時間0.1ns； （5）采用gpdk0.18 通用工藝模型庫； （6）完成全部流程：設(shè)計規(guī)范文檔、原理圖輸入、功能仿真、基本單元版圖、整體版圖、物理驗證等。 工作計劃與進度安排:第 1-2 天：講解題目，準備參考資料，檢查、調(diào)試實驗軟硬件，進入設(shè)計環(huán)境，開始 設(shè)計方案和驗證方案的準

2、備； 第3 天：完成設(shè)計與驗證方案，經(jīng)指導老師驗收后進入模塊電路設(shè)計； 第4-5 天：完成電路設(shè)計，并完成功能仿真； 第 6 天：單元版圖設(shè)計并物理驗證 ； 第7-8 天：布局布線，完成版圖； 第9 天：物理驗證、后仿真，修改設(shè)計； 第10 天：整理設(shè)計資料，驗收合格后進行答辯。 指導教師： 201 年 月 日專業(yè)負責人：201 年 月 日學院教學副院長：201 年 月 日II摘 要施密特觸發(fā)器（Schmitt Trigger）是脈沖波形變換中經(jīng)常使用的一種電路。利用它所具有的電位觸發(fā)特性，可以進行脈沖整形，把邊沿不夠規(guī)則的脈沖整形為邊沿陡峭的矩形脈沖；通過它可以進行波形變換，把正弦波變換成矩

3、形波；另一個重要用途就是進行信號幅度鑒別，只要信號幅度達到某一設(shè)定值，觸發(fā)器就翻轉(zhuǎn)。本次課程設(shè)計是在cadence公司的全定制平臺IC5141下，完成了施密特觸發(fā)器的全定制電路設(shè)計。根據(jù)施密特觸發(fā)器在性能上的特點以及設(shè)計要求，采用180nmpdk工藝庫并用CMOS工藝實現(xiàn)。實現(xiàn)施密特觸發(fā)器的關(guān)鍵是反饋電路的構(gòu)建，最簡單的方法是采用電阻反饋的方式。首先，根據(jù)電路圖進行原理圖的繪制，然后進行電路測試。在版圖部分要對N管和P管進行例化。最后，進行DRC和LVS驗證。IC5141工具主要包括集成平臺design frame work II、原理圖編輯工具virtuoso schematic edito

4、r、仿真工具spectre、版圖編輯工具virtuoso layout editor、以及物理驗證工具diva。關(guān)鍵字：施密特觸發(fā)器；全定制；物理驗證； 目 錄1 電路設(shè)計11.1 原理分析11.2 施密特觸發(fā)器電路12 施密特原理圖輸入32.1 建立設(shè)計庫32.2 電路原理圖輸入43電路仿真與分析53.1 創(chuàng)建symbol53.2 創(chuàng)建仿真電路圖53.3 電路仿真與分析64 電路版圖設(shè)計94.1 建立pCell庫版圖94.2 pCell庫器件參數(shù)化114.3 器件板圖繪制145物理驗證175.1 設(shè)計規(guī)則檢查DRC175.2 LVS檢查17結(jié) 論21參考文獻22IV1 電路設(shè)計1.1 原理分

5、析施密特觸發(fā)器是一種特殊的門電路，與普通的門電路不同，施密特觸發(fā)器有兩個閾值電壓，分別稱為正向閾值電壓和負向閾值電壓。在輸入信號從低電平上升到高電平的過程中使電路狀態(tài)發(fā)生變化的輸入電壓稱為正向閾值電壓VT+，在輸入信號從高電平下降到低電平的過程中使電路狀態(tài)發(fā)生變化的輸入電壓稱為負向閾值電壓VT-。正向閾值電壓與負向閾值電壓之差稱為回差電壓 VT。1.2 施密特觸發(fā)器電路將兩級反相器串接起,同時通過分壓電阻把輸出端的電壓反饋到輸入端，就構(gòu)成了圖1-1(a)所示的施密特觸發(fā)器電路。其中G1、G2是CMOS電路，它們的閾值電壓VTH=0.5VDD，且R1<R2。圖1.1(b)為其圖形符號。圖1

6、.1 用CMOS反相器構(gòu)成的施密特觸發(fā)器普通門電路的電壓傳輸特性曲線是單調(diào)的，施密特觸發(fā)器的電壓傳輸特性曲線則是滯回的。如果以圖1.1（a）中的vo作為輸出端，則得到得電壓傳輸特性將如圖1.2（a）所示，這種形式的電壓傳輸特性叫做同相輸出。如果以圖1.1（a）中的vo作為輸出端，則得到得電壓傳輸特性將如圖1.2（b）所示，這種形式的電壓傳輸特性叫做反相輸出。圖1.2施密特觸發(fā)器的電壓傳輸特性由于圖1.1電路的電路圖中含有電阻，在電路功能實現(xiàn)以及版圖繪制時有較多的限制，故在本次設(shè)計中并未采用這種結(jié)構(gòu)。圖1.3就是這次設(shè)計所采用的電路。圖1.3 CMOS施密特觸發(fā)器2 施密特原理圖輸入原理圖的繪制

7、要在Linux下的IC5141下完成。本次設(shè)計中采用cadence的3.2版的180nmpdk（/opt/eda/cadence/lib下）工藝庫。使用Cadence，必須在計算機上作一些相應(yīng)的設(shè)置，這些設(shè)置包括很多方面。作為初學者，只需進行幾項簡單設(shè)置即可，在此不再贅述。環(huán)境配置完成以后，在工作目錄下鍵入icfb&IC，IC514界面即可啟動。2.1 建立設(shè)計庫在ic5141中，設(shè)計的管理以庫的方式進行。庫管理器中包含有設(shè)計使用的工藝庫和ic5141軟件提供的一些元件庫，如analogLib，basic等。用戶在工作過程中建立的庫也放在庫管理器中。無論畫電路圖還是設(shè)計版圖，都和建庫有

8、關(guān)，建電路圖庫的步驟如下。1）CIW界面點擊File菜單，出現(xiàn)下拉菜單，選命令NewLibrary，出現(xiàn)“New Library”對話框。2）在對話框Library的Name項中輸入新庫名mylib。在Technology File項中提示：“如果要在這個庫中建立掩模版圖或其他物理數(shù)據(jù)，需要技術(shù)文件”若只需要用電路圖或HDL數(shù)據(jù)，則不需要技術(shù)文件。3）由于新建庫后面還將用于版圖繪制，因此選第二個選項，即“Attach to an existingtechfile，單擊“OK“按鈕，選擇工藝庫gpdk180。下面可以進行電路原理圖繪制了。具體可見圖2.1所示。圖2.1 新建設(shè)計庫2.2 電路原理

9、圖輸入設(shè)計庫建立好后，就可以開始畫電路原理圖，具體過程如下：1）建立設(shè)計原理圖：在CIW中選菜單項FileNewCellview ,出現(xiàn)“Create New File”對話框，新建inv單元，填寫、選擇相應(yīng)的選項即可，點擊OK按鈕，進入原理圖編輯器virtuoso schematic editor界面。2）例化并添加器件：在原理圖編輯器中選擇菜單項Addnstance，出現(xiàn)添加器件對話框，選擇相應(yīng)的器件，并根據(jù)設(shè)計要求填寫相應(yīng)參數(shù)。并按著電路原理圖的相應(yīng)位置擺放器件。3）器件互聯(lián)：在電路圖編輯窗口菜單中，選擇 “Add”->”Wire(narrow)”或點擊工具欄中的放置細線

10、或用快捷鍵w，便可以將已經(jīng)放置好的元件連接起來。4）添加輸入輸出端口：完成連線后直接添加pin完成原理圖輸入。選擇“Add”->“Pin”或點擊工具欄中的放置端口或用快捷鍵P均可，彈出pin選項表，填好端口名，并使之與端口方向（分別為input和output）的選項一致，即可完成輸入輸出端口的添加。5）檢查與保存。選擇“Design”->“Check and Save”，如果電路圖有繪制問題，會報告出錯。至此我們就完成了整體電路圖繪制。整體原理圖如圖2.2所示：圖2.2 施密特觸發(fā)器原理圖3電路仿真與分析3.1 創(chuàng)建symbol完成原理圖之后，為便于進行仿真，需要進行symbol的

11、創(chuàng)建。（1） 生成符號圖：在原理圖編輯窗口，點擊菜單項DesignCreate Cellview From Cellview，出現(xiàn)symbol生成選項表(圖3.1上部分)，點擊OK按鈕出現(xiàn)圖3.1下部分。圖3.1 symbol 生成選項表在的表項中只采用默認值，直接點擊OK按鈕，即可看到symbol編輯窗口。3.2 創(chuàng)建仿真電路圖完成電路原理圖的輸入之后，為了對設(shè)計進行仿真和性能分析，需要建立一個仿真平臺，將電源、各種激勵信號輸入待測的電路inv，然后采用仿真器進行分析。1）建立設(shè)計原理圖：在命令解釋器窗口CIW中選菜單項FileNewCellview ,出現(xiàn)“Create New File”

12、對話框，填寫、選擇相應(yīng)的選項，點擊OK按鈕，進入原理圖編輯器virtuoso schematic editor界面。（同前述電路原理圖輸入時的操作一樣）。2）例化并添加器件：在原理圖編輯器中選擇菜單項AddInstance（或者按快捷鍵i，或者點擊編輯器左側(cè)的工具欄Instance按鈕均可）出現(xiàn)例化選項表。分別添加vdd和gnd(注意這里采用的是analogLib庫中的元件)。添加負載電容，設(shè)置電源vdc和輸入信號。3）器件互聯(lián)：連線這里不詳述，操作同電路原理圖輸入。最后得到的仿真電路圖如圖3.2所示一致。圖3.2 施密特觸發(fā)器仿真電路圖3.3 電路仿真與分析對于ic5141模擬設(shè)計環(huán)境ADE

13、來說，默認的仿真器是spectre，這里直接采用spectre對設(shè)計進行仿真和分析。（1） 啟動模擬設(shè)計環(huán)境ADE（Analog Design Environment）：在圖3.2的窗口中選擇菜單項ToolsAnalog Environment，隨即啟動ADE。窗口如圖3.3所示。所示我們的電路仿真與分析就要在該平臺下進行。圖3.3 ADE啟動界面（2） 添加模型與仿真文件：在圖3.3的界面中，選擇菜單項SetupModel Libraries，進入ModelSetup Library窗口。然后點擊右下角的Browse按鈕，進入模型庫的選擇，如下圖3.4所示。點擊OK按鈕選中模型文件gpdk.

14、scs，窗口回到Model Library Setup界面。在Section(opt)下的框中填入stat，點擊Add按鈕添加模型文件。最后點擊OK選中模型文件并退出。選定模型后，還需要設(shè)置仿真文件。選擇菜單選項SetupSimulation Files，彈窗口中填入仿真文件的路徑，點擊OK完成設(shè)置。圖3.4 仿真分析模型選擇（3）設(shè)置分析類型：根據(jù)不同的需要，可以對電路進行不同類型的分析。在此選擇瞬態(tài)（transient）分析。在ADE界面中，選擇菜單項AnalysesChoose，選擇仿真參數(shù)和類型，分析時間相對于激勵適當即可。（4）信號分析輸出捕捉：這里選擇需要查看的信號。在ADE界面中

15、，選擇菜單項OutputTo be plottedSelect On Schematic，此時invTest的原理圖窗口變成活躍的，直接用鼠標點擊需要查看的信號即可。這里選擇inv的輸入和輸出信號線，可以看見這兩個信號線的顏色發(fā)生了變化，表示被選中。（5）運行仿真與波形查看：選中信號后回到ADE窗口，此時的窗口內(nèi)容如下圖3.5所示。圖3.5 完成設(shè)置的ADE選擇菜單項SimulationNetlist and run（或相應(yīng)工具欄按鈕），運行仿真，直接點擊OK關(guān)閉彈出的歡迎頁（Welcome to spectre）。隨即出現(xiàn)仿真文字輸出和波形輸出。波形如圖3.6所示：圖3.6 施密特觸發(fā)器輸出

16、波形4 電路版圖設(shè)計本課程設(shè)計采用工具軟件為cadence平臺ic5.1.41，主要為Virtuoso，用于原理圖、版圖輸入，DIVA用于提取、DRC、LVS。這里首先建立一個基本器件版圖庫，再將器件加上參數(shù)，使之成為參數(shù)化單元庫（Parameterized Cell）。然后在參數(shù)化器件基礎(chǔ)上，繪制設(shè)計的版圖。最后對設(shè)計版圖進行版圖提取、DRC/LVS驗證。4.1 建立pCell庫版圖軟件工具啟動后，關(guān)閉“whats new”窗口，新建參數(shù)化器件庫pCell。在CIW（Command Interpreter Window）界面選擇菜單項FileNewLibrary，彈出如下圖4.1所示窗口。圖

17、4.1 新建設(shè)計庫1）完成建庫后就可以在該設(shè)計庫pCell中設(shè)計器件。在CIW界面選擇菜單項FileNew Cellview，彈出窗口，按照要求填寫與選擇，點擊按鈕OK完成mypmos器件文件創(chuàng)建。隨后出現(xiàn)的界面就是版圖編輯器窗口。2）N阱繪制：回到編輯窗口中，選擇菜單項CreateRectangle（或工具欄Rectangle，或快捷鍵r），直接點擊Hide按鈕隱藏彈出窗口。在編輯窗口移動鼠標，查看窗口菜單項上方的坐標顯示，在位置（0，0）單擊鼠標，向右上方拉伸至（2.78，1.6）再次單擊，完成N阱繪制。3）在LSW界面點擊下方Nimp條形欄，選中Nimp作為當前繪圖層?；氐骄庉嫶翱谥校?/p>

18、采用Rectangle形狀進行繪制。用同樣方法繪制Pimp，此時完成注入?yún)^(qū)（Nimp、Pimp）的繪制。4）然后要進行Poly層制作。在LSW窗口選中Poly，回到編輯窗口中，選擇菜單項CreatePath（或工具欄Path，或快捷鍵p），出現(xiàn)彈出窗口，寬度Width項填入0.18，即可進行Poly的繪制。5）最后應(yīng)該繪制的是，Oxide、 兩處 Metal1、三處Cont。注意相應(yīng)的坐標，切勿出錯。最后得到完整的PMOS繪圖如下圖4.2所示：圖4.2 PMOS版圖在版圖編輯窗口，選中菜單項DesignàSave As，將當前設(shè)計mypmos的PMOS版圖另存于同一庫中，并命名myn

19、mos。然后選中菜單項WindowàClose，關(guān)閉mypmos。再在CIW窗口選中菜單項FileOpen，以編輯方式打開mynmos版圖。在版圖編輯器中，刪去mynmos的Nwell圖層；在保持幾何尺寸不變的條件下，將原來Pimp圖層改成Nimp， 將原來Nimp改為Pimp；其余的圖層保持不變。這樣就得到了一個NMOS的版圖，如下圖4.3所示：圖4.3 NMOS版圖4.2 pCell庫器件參數(shù)化 1）長度length和寬度width設(shè)置參數(shù)：這里對MOS器件所設(shè)的參數(shù)為管子長度length和寬度width。首先在CIW中選菜單項FileOpen，以編輯方式打開mypmos版圖，開

20、始進行參數(shù)設(shè)置。在版圖編輯器窗口，選菜單項ToolsPcell，則在編輯器中多出一菜單項Pcell。先進行寬度參數(shù)設(shè)定。選菜單項PcellStretch in Y啟動命令，然后移動鼠標在點（-0.15，0.8）附近單擊一下，會看到一條以單擊點為起點的水平直線，向右拉伸，穿過三個cont，在點（3，0.8）附近雙擊鼠標（仍可用Backspace取消前一單擊點），出現(xiàn)彈出Y向拉伸參數(shù)窗口，并參照圖示填寫、選擇相關(guān)內(nèi)容，點擊按鈕OK完成設(shè)定。2）編譯：設(shè)定width參數(shù)后，要進行編譯：Pcell CompileTo Pcell，在彈出窗口中選擇transistor，并按鈕OK完成設(shè)置（只在第一次編譯

21、中出現(xiàn)）。編譯完后就要實際驗證一下。在CIW窗口，選擇菜單FileàNewàCellview，任意命名一個cell（單元），比如pcellTest，主要用來測試剛剛編譯過的pcell。在pcellTest的版圖編輯界面，例化pCell庫中的pmos版圖，彈出窗口如下圖4.4，可見width參數(shù)項。圖4.4 width參數(shù)變化對參數(shù)width分別給以不同的數(shù)值，這里是0.6和1.2，查看例化結(jié)果。從下圖4.5 width參數(shù)變化見cont的尺寸發(fā)生變化，這是不希望的。 圖4.5 參數(shù)設(shè)定 尺寸問題的變化是這樣解決的，在mypmos版圖編輯界面，執(zhí)行菜單命令Pcell Repe

22、titionRepeat in Y，然后在窗口中用鼠標分別單擊三個cont，三個cont隨即高亮表示被選中。若有別的圖層被選中，可按住鍵盤的Ctrl鍵再在多余的圖層單擊鼠標左鍵即可。單擊選中三個cont之后按鍵盤Enter鍵，或者選中最后一個cont時雙擊鼠標，就會出現(xiàn)如圖4.6所示的表單項。完成這個參數(shù)設(shè)置之后點擊OK按鈕。先編譯，再查看總結(jié)。圖4.6 Y向重復(fù)選項參數(shù)同樣要進行例化驗證，將參數(shù)width分別設(shè)為默認值和1。至此，參數(shù)width設(shè)置完成，下面來進行參數(shù)length的設(shè)置。在版圖編輯窗口，執(zhí)行菜單命令Pcell Stretch in X，移動鼠標至點（1.59，1.8）附近單擊

23、，垂直垂直拉伸至點（1.59，-0.2）附近雙擊，會有窗口彈出，如圖4.7所示。圖4.7 X向伸展和length參數(shù)設(shè)置 照上圖填寫、選擇之后按OK鍵。然后進行編譯、查看參數(shù)總結(jié)，如圖4.8所示。圖4.8 參數(shù)總結(jié) 圖4.9是將參數(shù)length分別設(shè)為默認值和0.36的例化結(jié)果。圖4.9 length參數(shù)例化驗證PMOS管的兩個參數(shù)width和length已經(jīng)設(shè)置完成，可以正常使用了。和PMOS的參數(shù)化一樣，NMOS做法步驟完全一樣。至此，pCell庫中的兩個單元（cell）pmos和nmos版圖已經(jīng)參數(shù)化完成，擁有長度length和寬度width兩個參數(shù)，并且cont在寬度方向上隨width

24、參數(shù)改變而重復(fù)，這些在設(shè)計中都可以直接使用。注意在今后的設(shè)計當中，應(yīng)盡量使用廠商提供的pdk中的參數(shù)化器件。下面就利用pCell庫中的參數(shù)化單元進行電路版圖制。4.3 器件板圖繪制要求為設(shè)計單獨建一個庫，例示中命名為mylib。操作同前述所有的建庫操作一樣。在設(shè)計庫mylib中創(chuàng)建cell，使用菜單命令FileNewCellview，彈出如下窗口，填寫、選擇完成點擊OK按鈕，進入名為sub 單元（cell）的版圖編輯界面。1）PMOS和NMOS的例化：在版圖編輯界面中，直接按下鍵盤中i鍵，彈出例化cell的窗口，如下圖填寫、選擇，完成例化PMOS單元，如圖4.10所示。圖4.10 PMOS的表

25、單與擺放當點擊Hide按鈕后，Create Instance窗口消失，在版圖編輯窗口出現(xiàn)一個隨鼠標移動的PMOS管。同樣例化一個NMOS管，見下圖4.11。圖4.11 NMOS的表單與擺放 2）反相器版圖的繪制：反相器由一個PMOS管和NMOS管構(gòu)成，先擺放PMOS管和NMOS，在用Metal1和Poly進行連接，接口pin用Metal1連接出來即可。反相器版圖如圖4.12所示。圖4.12 反相器版圖對例化的PMOS、NMOS及反相器進行調(diào)用，在新的版圖編輯窗口將調(diào)用的元件按電路原理圖擺放，計算好個器件之間的最小尺寸，以達到面積的優(yōu)化。施密特觸發(fā)器的版圖如圖4.13所示。圖4.13 施密特觸發(fā)

26、器版圖5物理驗證5.1 設(shè)計規(guī)則檢查DRC設(shè)計規(guī)則是集成電路版圖各種幾何圖形尺寸的規(guī)范，DRC是在產(chǎn)生掩模圖形之前，按照設(shè)計規(guī)則對版圖幾何圖形的寬度、間距及層與層之間的相對位置等進行檢查，以確保設(shè)計的版圖沒有違反預(yù)定的設(shè)計規(guī)則，能在特定的集成電路制造工藝下流片成功，并且具有較高的成品率。不同的集成電路工藝都具有與之對應(yīng)的設(shè)計規(guī)則，因此設(shè)計規(guī)則檢查與集成電路的工藝有關(guān)。一般情況下，手動繪制版圖過程中，每完成一部分都要進行DRC檢查。在版圖編輯界面，執(zhí)行菜單命令VerifyDRC，啟動DIVA，彈出DRC窗口，如下圖5.1所示。圖5.1啟動窗口與報告由圖5.1中的檢測報告可知，本次設(shè)計順利的通過了DRC檢測，完全滿足幾何尺寸方面的要求。5.2 LVS檢查LVS有好幾個對比的對象，但通常是指版圖的提取與電路原理圖之間的對比，因此這兩個文件是一定要具備。首先進行版圖的提取。在inv 單元版圖編輯窗口執(zhí)行菜單命令VerifyExtract命令進行版圖提取，出現(xiàn)如圖5.2的界面，直接點擊OK按鈕就可以完成提取，保存在當前庫。圖5.2版圖提取表項留意CIW中的提取提示。為避免版圖之間混淆，可以關(guān)閉sub 單元版圖編輯窗口，然后再在CIW窗口打開提取的版圖。FileOpen，出現(xiàn)如圖5.3所示的窗口，打開提取的版圖進行LVS檢查。圖5.3 打開提取版圖原理圖就是前面仿真的電路圖，一并打開。在提取