基于DDS的信號源設計畢業(yè)論文

調(diào)幅功能。它采用美國模擬器件公司(AD公司)的芯片AD9851,并用AT89C51單片機為載波信號，RC振蕩器提供1KHz振蕩作為調(diào)幅信號，它利用了乘法器MC1496完成對關鍵詞：直接數(shù)字頻率合成(DDS);AD9851;調(diào) 1直接數(shù)字頻率合成(DDS)原理及性能綜述NCOK位累加器查找表輸出f合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。用相位累加器輸出的數(shù)據(jù)作為波形存儲器(ROM)的相位取樣地址，這樣就可把存儲在波形存儲器內(nèi)的波形抽樣值(二進制編碼)經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。波形存儲器的輸出送到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器將數(shù)字信號。DDS在相對帶寬、頻率轉(zhuǎn)換時間、高分辨力、相位連續(xù)性、正交輸出以及集這就是信號的頻率。由式(1-3),(1-4)可知，相位函數(shù)是一條直線，它的斜率就是信號的頻率。離散的波形序列u(n)=sin(2nf?nT.)(n=0,1,2,…)(1相應的離散相位序列式中是連續(xù)兩次采樣之間的相位增量。若采樣值在采樣間隔內(nèi)進行保持，則可得到階梯狀的相位和信號波形。根據(jù)采樣定理，只要從式(1.5)的離散序列即可唯一地恢復出式(1.2)的模擬信號。保持的作用則是可使得所需模擬信號的分量加大，且將采樣形成的高次諧波分量受到很大的抑制。因此，為合成(1.2)的模擬信號，可先生成與其相對應的階梯信號，再經(jīng)濾波而得到。從式(1.3)已經(jīng)知道，是相位函數(shù)的斜率決定了信號的頻率，從式(1.5)和(1.6)可見，決定相位函數(shù)斜率的則是兩次連續(xù)采樣之間的相位增量△θ。因此，只要控制這個相位增量即可控制合成信號的頻率。綜上所述，為合成所需頻率的模擬信號，必須解決以下一些技術問題：(1)需控制每次采樣的相位增量，并輸出模2π的累加相位。這可以用相位累加器來(2)將模2π的累加相位變換成相應的正弦函數(shù)值的幅度，這里幅度可先用代碼表示，這可以用一只讀存儲器ROM來存儲一個正弦函數(shù)表的幅值代碼；(3)將幅度代碼變換成模擬電壓，這可由數(shù)模變換器DAC來完成；(4)相位累加器輸出的累加相位在量詞采樣的間隔時間內(nèi)是保持的，因而最終從DAC輸出的電壓也是經(jīng)保持的階梯波，需經(jīng)低通濾波器之后才能得到所需的模擬電壓輸出。因此，就有了如圖1.1所示的DDS基本原理框圖。DDS的工作實質(zhì)是以參考頻率源(用作一個穩(wěn)定時鐘)對相位進行等可控間隔的采樣。其工作過程為：(1)以輸入數(shù)字信號K確定一個頻率值；(2)該頻率值以數(shù)字信號累加至相位累加器以生成實時數(shù)字相位信息；(3)數(shù)字相位“字”轉(zhuǎn)換成正弦表中相應的數(shù)字幅(4)DAC將數(shù)字幅度值轉(zhuǎn)換成模擬幅度值；(5)DDS產(chǎn)生的混疊于干擾由抗混疊濾波器處理后輸出。通過改變△θ的大小，就可以獲得不同的頻率輸出。設相位累加器的字長為N,控制ROM產(chǎn)生一整周正弦波輸出是L位，則21相當于2πrad,而L位中的MSB(最高有效位)相當于πrad,L位中的LSB(最低有效位)相當于2π/21rad,同樣，相位累加器N位中的LSB相當于2π/2Nrad,即為最小相位增量，因此，頻率控制字K值對應的相位增量△θ為：將(1.10)式代入(1.9)式，得由式(1.3)可知DDS的頻率分辨率(也是最小的頻率間隔)為當K=1時的輸出頻率：率。輸出頻率精度高是DDS的一大特點。DDS中輸出濾波器采用LPF,這是因為DDS合成信號是正弦波時，D/A輸出擔心好中有許多不需要的寄生譜分量，只有基波分量才是所需的，因此在D/A之后需跟一個低通濾波器。輸出相位連續(xù)，頻率穩(wěn)定度高。在DDS中，輸出信號波形的三個參數(shù)(頻率の,相位φ和振幅A)都可以用輸入數(shù)據(jù)控制字來定義，因而可以完成數(shù)字調(diào)制。其頻率調(diào)制可以由改變頻率控制字來實現(xiàn)，相位調(diào)制可以由改變瞬時相位字來實現(xiàn)，振幅調(diào)制可以用在ROM的DAC之間加數(shù)字乘法器來實現(xiàn)。因此，許多廠商在生產(chǎn)DDSASIC芯片時，就考慮了調(diào)制性能，可直接利用這些DDSASIC芯片完成所需的調(diào)制功能，這無疑為實現(xiàn)各種調(diào)制方式增添了更多的選擇，而且用DDS完成調(diào)制所帶來的好處是以前粗多完成相同調(diào)制任務的調(diào)制方案所難以一般的窄帶帶通信號調(diào)制輸出可表示為：式中是載波頻率，u(t)是基帶信號的等效低通信號波形。本脈沖波形。當g(t)是約束在0≤t≤T中傳輸時，此調(diào)制波形s(t)可由基于DDS的通用數(shù)字調(diào)制系統(tǒng)產(chǎn)生。輸入數(shù)據(jù)首先轉(zhuǎn)化成極坐標形式，其中的幅值經(jīng)過成形和內(nèi)插濾波器得到幅度調(diào)制值A,g(t-nT),相角Φ,為DDS的頻率調(diào)制高速可變性使其非常適合于進行頻率調(diào)制。如多級頻移鍵控(MFSK)式中f是載波頻率，△f為相鄰頻率間隔，I,為輸入數(shù)據(jù)[I=波中心頻率?？梢酝瞥鯣MSK信號的實時頻率為：輸入數(shù)載波頻率就生成頻率調(diào)制值F?,這種方式實現(xiàn)GMSK調(diào)制，比正交調(diào)制簡單而且直接準確地生成波形，兼實現(xiàn)簡便和精度高的特點。由于DDS中NCO的相位，幅度都是數(shù)字的，所以用DDS非常易于實現(xiàn)靈活的高精度的數(shù)字調(diào)制，如FSK,MFSK,ASK,PSK,QPSK,QAM,GMSK等。其調(diào)制方式非常方便，調(diào)制質(zhì)量非常好?；贒DS的調(diào)制系統(tǒng)可將頻率合成和數(shù)字合成合二為一，系統(tǒng)大大簡化，成本，復雜度也大大降低。正因為DDS的這些特點，在通信系統(tǒng)，跳頻和擴頻系統(tǒng)，電子戰(zhàn)和干擾系統(tǒng)，多譜勒和線形調(diào)頻雷達，無線電和電視廣播設備，HDTV以及測試設備等系統(tǒng)中必將會有非常廣泛的用途，尤其是，它很適宜用于數(shù)控多譜勒加到達角探測系統(tǒng)中。1.2DDS性能相對于傳統(tǒng)的合成技術而言，直接數(shù)字頻率(DDS)由于采用了數(shù)字處理技術，因而能夠避免許多傳統(tǒng)技術的不足。相對于直接模擬合成和鎖相環(huán)而言，直接數(shù)字頻率(1)輸出頻率相對帶寬較寬輸出頻率帶寬為50%fs(理論值)。但考慮到低通濾波器的特性和設計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到40%fs。(2)頻率轉(zhuǎn)換時間短(3)頻率分辨率極高若時鐘fs的頻率不變，DDS的頻率分辨率就由相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N即可獲得任意小的在1Hz數(shù)量級，許多小于1mHz甚至更小。(4)相位變化連續(xù)(5)輸出波形的靈活性只要在DDS內(nèi)部加上相應控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM,(6)其他優(yōu)點稀密度，甚高速，信噪比可達40-75dB,ECL型低密度集成，速度較高，而CMOS型價和多功能的DDS芯片(其中應用較為廣泛的是AD公司的AD985X系列),為電路設計者度主要受到D/A變換器的限制。本課題是利用高性能DDS芯片設計頻率范圍在0～10MHz,并能夠?qū)崿F(xiàn)調(diào)頻、調(diào)幅的信號源。要求其頻率穩(wěn)定度小于等于10-6由PC機，單片機，可編程邏輯器件PLD,或者常規(guī)的數(shù)字邏輯電路來產(chǎn)生。PLD是由用制電路的芯片AT8951單片機來完成控制部分的功能。(2)參考時鐘電路設計。參考頻率源可選用普通晶體振蕩器，(3)系統(tǒng)電源設計。系統(tǒng)電源可由直流穩(wěn)壓穩(wěn)流電源提供，為了安全起見，在(4)正弦信號發(fā)生電路。本課題首先要用DDS芯片產(chǎn)生一頻率(6)調(diào)幅電路設計。調(diào)幅是本設計一個很重要的環(huán)節(jié)，用前面波，利用RC振蕩器產(chǎn)生一定頻率的正弦信號作為調(diào)幅信號，利用乘法器將調(diào)幅信號調(diào)2.2方案提出及系統(tǒng)整體設計框圖(1).常見信號源制作方法方案一：采用模擬分立元件或單片壓控函數(shù)發(fā)生器MAX038,可產(chǎn)生正弦波，方波，D/AD/A輸出D/A基準輸出方案二：壓控振蕩器方案一采用分立器件實現(xiàn)，但其電路制作繁復且性能不甚理想。方案二用模擬乘法器MC1496實現(xiàn)調(diào)制信號對載波信號的幅度調(diào)制，由于輸出正弦由于輸出幅度不夠，波形明顯失真。(4)顯示模塊方案一采用普通LED顯示，其優(yōu)點是操作方便，但顯示信息及功能少，且耗電量方案二采用液晶(LCD)顯示，界面形象清晰，內(nèi)容豐富，可顯示復雜字符，易于和單片機接口，且耗電少。故選用該方案。2.2.2系統(tǒng)整體設計框圖本系統(tǒng)通過單片機控制AD9851頻率控制字實現(xiàn)頻率合成，經(jīng)低通濾波器濾除噪聲和雜散信號就可得到比較純正的正弦信號。同時，調(diào)制正弦波信號通過單片機AD采樣后，并行輸入改變DDS芯片頻率控制字就可實現(xiàn)調(diào)頻，基本不需要外圍電路，且最大頻偏可由軟件任意改變。得到效果比較好的正弦波信號以后，再通過乘法器設計的一個調(diào)幅器完成對信號的調(diào)幅操作。整個系統(tǒng)的整體設計框圖如下圖2.2所示：3.1直接數(shù)字頻率合成模塊這里我們采用的是AD公司的DDS系列芯片之一的AD9851,其優(yōu)異的功能，尤其是其先進的CMOS工藝，使其得到廣泛的應用。下面就介紹AD9851的原理及性能。AD9851芯片是AD公司生產(chǎn)的最高時鐘頻率為180MHz,采用先進的CMOS技術的高集成度直接數(shù)字式頻率合成器件。它由一個高速DDS,一個高性能DAC以及比較器等構(gòu)成一個完全數(shù)字控制可編程頻率合成器，其時鐘輸入端內(nèi)置一個6倍頻器，并且具有始終產(chǎn)生共嫩能夠。AD9851的原理框圖如圖3.1所示：申行裝入并行較入AD9851芯片的主要性能特點有：①語序最高輸入時鐘180MHz,同時可選擇是否啟用內(nèi)含的6倍頻乘法器；②帶有高性能的十位數(shù)模轉(zhuǎn)換器；③內(nèi)含一個高速比較器；④具有簡化的控制接口，允許串/并行異步輸入控制字；⑤采用32位頻率控制字；⑥內(nèi)部使用5位相位調(diào)制字；⑦允許工作電源范圍：+2.7v~+5.25v;⑧可以工作在掉采用極小的28腳貼片式封裝。位可以以11.25°的增益改變。可編程啟用AD9851內(nèi)部集成的6倍頻參考時鐘乘法器這3.1.2AD9851芯片引腳分布及功能介紹AD9851芯片引腳分布如圖3.2所示：圖3.2AD9851引腳分布AD9851內(nèi)含一個40bits的積存器，用于儲存32位控制字，5位相位調(diào)制字以及6相位調(diào)制字可以以并行或串行異步兩種方式輸入。并行輸入時沒次輸入8bits分5次連續(xù)輸入，其中，頭8bits控制輸出相位，6倍頻器啟動/關閉，掉電工作方式以及輸入方式，余下的32bits是頻率控制字；串行輸入時，40bits串行數(shù)據(jù)通過其一根數(shù)據(jù)線(D7)依次串行輸入。表3.1列出了AD9851各引腳功能：引腳號引腳名功能4~8位數(shù)據(jù)輸入端，用來裝入32位頻率和8位相位控制字，D0為最低有效位，D8為最高有效位，同時D串行數(shù)據(jù)輸入引腳。566倍頻參考時鐘乘法器正電源電壓引腳。78頻率更新端。上升沿異步將40位寄存器的內(nèi)容DDS核心，使其工作。只有當輸入寄存器中的內(nèi)容是允許的有效數(shù)據(jù)時才能發(fā)出一個FQ-UD信號。9參考時鐘輸入端。CMOS/TTL電平脈沖序列，直接或經(jīng)過6倍頻乘法器輸入。直接輸入方式下，其輸入即是系統(tǒng)時鐘，如果6倍頻乘法器工作，則乘法器的輸出是系統(tǒng)時鐘。系統(tǒng)時鐘的上升沿有效。模擬地。數(shù)模轉(zhuǎn)換器和比較器的模擬接地端18腳為數(shù)模轉(zhuǎn)換器和比較器的模擬電路正電壓端，11腳為參考基準電壓數(shù)模轉(zhuǎn)換器外部管腳。Rset通過一個3.92kQ的小電阻為參考基準電壓。負電平輸出端。比較器的互補CMOS邏輯負電平輸出。正電平輸入端。比較器的CMOS邏輯正電平輸出。正電平輸入端。比較器正向輸入。數(shù)模轉(zhuǎn)換器的旁路連接端。與IOUT端具有相同特性的DAC互補輸出端，IOUTB=IOUT(SFDR最佳時)。數(shù)模轉(zhuǎn)換器的正輸入端。輸出電流粗要轉(zhuǎn)換為電壓，一主復位端，高電平有效?？墒笵DS累加器及相位補償寄存器清零。上電后，要先復位再寫如程序控制字。數(shù)字電路的正電平輸入端。數(shù)字地。+5v時，功毫僅為550mW,當電源電壓大于3v時，它可在-40℃~+85℃下正常工作，當內(nèi)部程序地址指針指向WO,掉電位清零(不掉電工作),6倍頻器不工作，但40位輸線分5次裝入40位輸入寄存器，其8bits×5并行輸入數(shù)據(jù)/控制字功能表如表3.2所為掉電方式，D1在并行方式下始終為0,D0為6倍頻器使能位，D0=0,6倍頻不工作，DO=1,啟用6倍頻器，W1～W4為輸入頻率控制字?？刂谱州斎胧茈娖叫盘柨刂?，W-CLK端每來一個上升沿就并行輸入一次8bits數(shù)據(jù)，輸入數(shù)據(jù)的順序依次為：WO-W1-W2-W3-W4,W-CLK端來5個上升沿，8bits×5次數(shù)據(jù)輸入完后，40bit輸入寄存串行輸入控制字功能表如表3.3所示：當以串行異步方式輸入控制字時，一般可先復位，再以并行方式輸入第一個控制輸入模式，這時可以以串行方式立即輸入40bits控制字。AD985140bits串行輸入控制字功能如表3.3所示。在串行輸入模式下，40個連續(xù)的WCLK上升沿將40bits在這里給出了單片機控制下的直接數(shù)字合成模塊并行輸入方式的設計電路圖3.3所示：系統(tǒng)的電磁兼容能力?？刂齐娐烦跏蓟疉D9851,時鐘信號為120MHz,DDFS在脈沖展寬AD9851有源晶振頻率為20MHz,內(nèi)部6倍頻，即工作頻率120MHz,頻率控制字FSW為10位ADC采樣調(diào)頻，則量化峰值21?/2=512對應最大頻偏10kHz,則△FSW=頻率控制字的改變值=(ADC采樣值一直流電平)×699(3.4)3.2單片機控制電路設計與工業(yè)標準的MCS-51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器·兩個16位定時器/計數(shù)器3.2.2主要功能介紹不管是否有內(nèi)部程序存儲器。注意加密方式1時，/EA將內(nèi)部鎖定為RESET;當/EA端3.3調(diào)幅模塊設計品有MC1495/1496,LM1595/15966等。新產(chǎn)品有超高頻模擬乘法器AD834(其帶寬成的單差分放大器用于激勵T1～T4。T7,T8及其偏置電路構(gòu)成恒流電路。引腳8和10接輸入電壓vx,1和4接另一輸入電壓vy,輸出電壓Vo從引腳6和12輸出。引腳2和3外接電阻Re,對差分放大器T5,T6產(chǎn)生電流負反饋，可調(diào)節(jié)乘法器的信號增益，擴展輸入電壓Vy的線形動態(tài)范圍，引腳14為負電源端(雙電源供電時)或接地端(單電源供電時),引腳5外接R5,用來調(diào)節(jié)偏置電流I5及鏡像電流I0的值。3.3.2MC1496靜態(tài)工作點的設置(1)靜態(tài)偏置電壓的設置靜態(tài)偏置電壓的設置應保證各個晶體管工作放大狀態(tài)，即晶體管的集-基極間的電壓應大于或等于2V,小于或等于最大允許工作電壓。根據(jù)MC1496的特性參數(shù)，對于圖3.4所示的內(nèi)部電路，在應用時，靜態(tài)偏置電壓應滿足下列關系：V?=V10,V?=V?,V?=V??15V≥(V?-Vg)≥2V(2)靜態(tài)偏置電流的確定器件的總毫散功率可由下式估算：3.3.3MC1496在振幅調(diào)制中的應用振幅調(diào)制就是使載波信號的振幅隨調(diào)制信號的變化規(guī)律而變化。通常載波信號為高頻信號，調(diào)制信號為低頻信號。設載波信號的表達式為：調(diào)制信號的表達式為：則調(diào)幅信號的表達式為：vo(t)=Vcm(1+mcosQt)coswct=VemcosWct+1/2mVcmcosOc+Ω)t+1/2mVemcos(We-Ω)t(3.12)式中，m為調(diào)制指數(shù)，m=Vom/Vcm;VcmcosWct為載波信號；1/2mVcmcoswc+Ω)t為上邊帶信號；1/2mVecmcos(We-Ω)t為下邊帶信號。它們的波形及頻譜如圖3.4所示：圖3.5a.調(diào)幅波波形b.調(diào)幅波頻譜由圖可見，調(diào)幅波中的載波分量占很大的比重，因此，信息傳輸效率較低，稱這種調(diào)幅為有載波調(diào)制。為提高信息傳輸效率，廣泛采用抑制載波的雙邊帶或單邊帶振幅調(diào)制。雙邊帶調(diào)幅波的表達式為：vo(t)=1/2mVcmcosWc+Ω)t+1/2mVcm單邊帶調(diào)幅波的表達試為：MC1496構(gòu)成的振幅調(diào)制器電路如圖3.5所示。其中，載波信號vc經(jīng)高頻耦合電容C2從10腳(vx端)輸入，C3為高頻旁路電容，使8腳交流接地；調(diào)制信號vo經(jīng)低頻耦合電容C1從1腳(vy端)輸入，C4為低頻旁路電容，使4腳交流接地。調(diào)幅信號vo從12腳輸出。采用雙電源供電方式，所以5腳的偏置電阻R?接地，由式(3.12)可計算靜態(tài)偏置電流I?或I。,即電阻R?,R,R?及Rc?,Rc?提供靜態(tài)偏置電壓，保證乘法器內(nèi)部的各個晶體管工作在放大狀態(tài)，所以阻值的選取應滿足式(3.5),(3.6)的要求。對于圖3.5所示電路參數(shù)，靜態(tài)時(vc=vQ=0),測量其間各引腳的電壓如下：電壓/V6.06.00.00.08.68.6-0.7-0.7-6.80.0-(1)抑制載波振幅調(diào)制(2)有載波振幅調(diào)制 圖4.5所示，上面8個是高4位步進增或減，其中S1,S2,S3,S4是頻率增加，S5,S6,S7,S8是頻率減??；下半部分是低4位步進增或減，其中S9,圖3.64×4開關量鍵盤(4)裝配操作時的注意事項·模塊是經(jīng)精心設計組裝而成的，請勿隨(6)模塊的使用與保養(yǎng)·模塊使用接入電或斷開后就輸人信號電平，將會損壞模塊中的集成電路，使模塊損4軟件設計值加減是最大頻偏否圖4.2}/******************************DDS****************************/unsignedlongfreq=g_ulFvoidResetDDS(void)//復位DDS{}/******************************DDS***************************voidWait()//延時程序unsignedintj;voidWriCom(unsignedcharcomm)//LCD發(fā)一命令字P1|=((comm<Wait();voidWr