04-VCS仿真電子課件

Synopsys

仿真工具--VCS

西安郵電大學(xué)微電子學(xué)系2024/11/9集成電路設(shè)計(jì)與EDA內(nèi)容VCS的簡(jiǎn)介1用VCS模擬仿真的流程2仿真的具體流程3操作演示41、編譯型的Verilog模擬器2、支持OVI標(biāo)準(zhǔn)的Verilog

HDL語言、PLI和SDF3、具有目前行業(yè)中最高的模擬性能4、出色的內(nèi)存管理能力5、支持千萬門級(jí)的ASIC設(shè)計(jì)VCS（VerilogCompileSimulator）VCS（VerilogCompileSimulator）提供VeraLite、CycleC等智能驗(yàn)證方法a）支持混合語言仿真b）集成了VDE圖形用戶界面c）提供了對(duì)模擬結(jié)果的交互和后處理分析VCS結(jié)合了節(jié)拍式算法和事件驅(qū)動(dòng)算法a）具有高性能、大規(guī)模和高精度的特點(diǎn)b）適用于從行為級(jí)、門級(jí)、RTL到Sign-Off等各個(gè)階段的模擬仿真VCS特點(diǎn)RTL級(jí)模擬仿真流程門級(jí)模擬仿真流程VCS（VerilogCompileSimulator）*Compilergeneratesoptimizedexecutable

simulationSimulator1）Executesusertestbench2）Reportssimulation

resultsDebugger1）Text-based:

Command

Line

Interface

(CLI)

2）

GUI-based:

VirSimand DVEVCS仿真流程*CompileVerilogsourceintoanexecutable

simulation%

vcs

design.vRunexecutablesimvtoperform

simulation%

./simvDebugVerilog

designVCS仿真流程*sources_files

：Verilog

Code-R：executessimulationbinary

immediatelyafter

compilation-Xman=4：combinesallsourcefilesintoasinglefile

“tokens.v”編譯*編譯所有的Verilog源文件，包括測(cè)試文件仿真*VCS生成仿真使用的二進(jìn)制的測(cè)試文件啟動(dòng)仿真文件開始仿真測(cè)試調(diào)試*VerilogSystemTask

calls$display、$monitor、$time、$stop、$finishVCSCLI（commandline

interface）VCS

VirSimVCS

DVE圖形化模式命令行模式命令行模式示例命令行模式示例命令行模式示例1）改變觀察模塊命令a）show[variable/scope/ports]功能：顯示當(dāng)前觀察模塊的變量、模塊中實(shí)例化的模塊名或者端口信息實(shí)例：cli_13>showscopecli_14>showvariablecli_15>showportsb）scopemodule功能：設(shè)置當(dāng)前觀察的模塊。實(shí)例：cli_16>scopeshift_right_tb.shift_right.shift_reg1c）upscope功能：將上一層的模塊設(shè)置為當(dāng)前觀察的模塊。實(shí)例：cli_17>upscope命令行模式示例2）線網(wǎng)和寄存器讀寫命令a）forcenet_or_reg=value功能：給寄存器或者線網(wǎng)進(jìn)行強(qiáng)制賦值b）releas

net_or_reg功能：釋放寄存器或者線網(wǎng)之前強(qiáng)制賦的值c）setreg_or_memory_address=value功能：給寄存器或者存儲(chǔ)器進(jìn)行賦值d）print%[b/c/t/f/e/g/d/h/x/m/o/s/v]net_or_reg功能：打印出當(dāng)前時(shí)刻寄存器或者線網(wǎng)的值命令行模式示例3）設(shè)置斷點(diǎn)命令a）once[#time|@posedge|@negedge]net_or_reg功能：線網(wǎng)或者寄存器信號(hào)從當(dāng)前時(shí)刻起經(jīng)過time時(shí)間，或者其下一個(gè)上升沿變化或者下降沿變化處設(shè)置一次斷點(diǎn)。b）always[#time|@posedge|@negedge]net_or_reg功能：線網(wǎng)或者寄存器信號(hào)從當(dāng)前時(shí)刻起每經(jīng)過time時(shí)間，或者在其每個(gè)上升沿變化或者下降沿變化處都設(shè)置一次斷點(diǎn)。c）showbreak功能：顯示當(dāng)前設(shè)置的所有斷點(diǎn)信息d）deletebreakpoint_number功能：刪除某個(gè)斷點(diǎn)4）仿真控制命令a）sourcescripfile功能：調(diào)用包含CLI命令的腳本文件b）next功能：執(zhí)行下一條代碼c）quit功能：退出CLI調(diào)試模式命令行模式示例DVE圖形化調(diào)試*FromtheCommand

Linesource

files%vcs

–debug_all%./simv-gui

–tbugFromthe

GUI%dveFromtheCommand

LineFrom

GUINew

projectOpen

projectDVE

ComponentsTopLevel

WindowWave

WindowList

WindowSchematic

WindowHierarchy

BrowserTopLevel

WindowData

Pane

Menu

bar

Tool

barSource

windoConsoleConsoletableTclCommand-lineInterfaceDataTarget

WindowControlStatusEdit

Menu文本操作標(biāo)記View

Menuschematic

viewsC1指針Wave

windowSimulator

MenuRunHierarchy

BrowserData

PaneSource

Pane有效斷點(diǎn)無效斷點(diǎn)ConsoleTheWaveform

WindowSignal

PaneWaveform

PaneLower

timescaleOpening