數(shù)電第二章-門電路

2.1

半導(dǎo)體器件的開關(guān)特性2.2

分立元器件門電路2.3

TTL集成門電路2.4

CMOS集成門電路第二章門電路學(xué)習(xí)要點(diǎn)：

常用門電路的邏輯功能及其電氣特性傳輸門、三態(tài)門、漏集和集電極開路門的邏輯符號與工作特點(diǎn)第二章門電路門電路：

用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路2.1

半導(dǎo)體器件的開關(guān)特性高電平與低電平：

是兩種狀態(tài)，是兩個可以截然區(qū)分開來的電壓范圍100VVccK開------UO輸出高電平，對應(yīng)“1”K合------UO輸出低電平，對應(yīng)“0”UOKVccR

U

U正邏輯：高電平對應(yīng)“1”；低電平對應(yīng)“0”?；旌线壿嫞狠斎胗谜壿?、輸出用負(fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。負(fù)邏輯：高電平對應(yīng)“0”；低電平對應(yīng)“1”。100VVccK開------UO輸出高電平，對應(yīng)“1”K合------UO輸出低電平，對應(yīng)“0”UOKVccR

U

U靜態(tài)特性斷開：無論UAK在多大范圍內(nèi)變化，其等效電阻ROFF

＝∞，通過其中的電流IOFF

＝0.閉合：無論流過其中的電流在多大范圍內(nèi)變化，其等效電阻

ROFF

＝0，電壓UAK

＝0.動態(tài)特性開通時間ton

＝0關(guān)斷時間toff

＝02.1.1理想開關(guān)的開關(guān)特性2.1.2二極管的開關(guān)特性二極管符號：陽極陰極＋uD

－Ui<0.5V時，二極管截止，iD=0Ui>0.7V時，二極管導(dǎo)通伏安特性曲線：1、導(dǎo)通條件及導(dǎo)通時特點(diǎn)：

當(dāng)外加正向電壓UD

＞0.7V時，二極管導(dǎo)通，UD≈0.7V，如同一個具有0.7V壓降的閉合的開關(guān)。2、截止條件及截止時的特點(diǎn)：當(dāng)外加正向電壓UD

＜0.5V時，截止，ID≈0，如同一個斷開的開關(guān)。靜態(tài)特性2.1.3三極管的開關(guān)特性靜態(tài)開關(guān)特性＋－RbRc+VCCbce＋－ui=UIL<0.5Vuo=+VCC截止?fàn)顟B(tài)1、截止條件及截止時的特點(diǎn)條件：當(dāng)uBE

＜0.5V時，三極管截止特點(diǎn)：iB≈0，iC≈0，如同斷開的開關(guān)其等效電路如下圖：靜態(tài)開關(guān)特性＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V飽和狀態(tài)ui=UIHuo=0.3ViB≥IBS2、飽和導(dǎo)通條件及飽和時的特點(diǎn)條件：當(dāng)iB

＞IBS

時，三極管飽和特點(diǎn)：uBE≈0.7V，uCE

＝UCES≤0.3V，如同閉合的開關(guān)其等效電路如下圖：動態(tài)開關(guān)特性半導(dǎo)體三極管和二極管一樣，在開關(guān)過程中也存在電容效應(yīng)，都伴隨著相應(yīng)電荷的建立和消散過程，因此都需要一定時間。應(yīng)特別說明的是，在數(shù)字電路中，半導(dǎo)體三極管飽和導(dǎo)通時，其飽和深度均較深，基區(qū)存儲電荷很多，因此在狀態(tài)轉(zhuǎn)換時，其消散時間較長。開關(guān)三極管，例如NPN3DK系列，其開關(guān)時間ton、toff都在幾十納秒數(shù)量級。三極管開關(guān)時間的存在，影響了開關(guān)電路的工作速度。工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)ui<UTuo=+VDD導(dǎo)通狀態(tài)ui>UTuo≈02.1.4MOS管的開關(guān)特性2.2分立元件門電路一、二極管與門YD1D2AB+12V邏輯變量邏輯函數(shù)(uD=0.3V)uAuBuY0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V電壓表000010ABY100111邏輯式：Y=A?B邏輯符號：&ABYuAuBuY0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V二、二極管或門YD1D2AB-12VuAuBuY0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7V000011ABY101111邏輯式：Y=A+B邏輯符號：≥1ABYuAuBuY0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7VR1DR2AY+12V+3V三、三極管非門鉗位二極管uAuY0V3.33V0.3R1DR2AY+12V+3V三、三極管非門鉗位二極管uAuY0V3.33V0.3邏輯式：邏輯符號：1AYuAuY0V3.33V0.3AY01102.3TTL集成與非門數(shù)字集成電路：以半導(dǎo)體單晶硅為芯片，采用專門的制造工藝，把晶體管、場效應(yīng)管、二極管、電阻和電容等元件及它們之間的連線所組成的完整電路制作在一起，使之具有特定功能的電路，稱為集成電路。TTL電路：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱之為:

Transistor—TransistorLogic。2.3.1TTL與非門的基本原理一、結(jié)構(gòu)TTL與非門的內(nèi)部結(jié)構(gòu)+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

輸入級輸出級中間級+5VABCR1T1R2T2R3YR4R5T3T4T5T1—多發(fā)射極晶體管：實(shí)現(xiàn)“與”運(yùn)算。復(fù)合管形式1.任一輸入為低電平（0.3V）時“0”1V不足以讓T2、T5導(dǎo)通+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

二、工作原理（TTL與非門）三個PN結(jié)導(dǎo)通需2.1V0.3V任0得1全1則0+5VYR4R2R13kR5R3T3T4T1T5b1c1ABC1V“0”uOuO=5-uR2-ube3-ube43.4V高電平！邏輯關(guān)系：任0則1。+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”3.4V全導(dǎo)通電位被鉗在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時4.1V任0得1全1則0+5VYR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uO

=0.3V輸入、輸出的邏輯關(guān)系式：邏輯關(guān)系：全1則0。一、電壓傳輸特性：反映輸出電壓uO與輸入電壓uI關(guān)系的曲線2.3.2TTL與非門的特性和技術(shù)參數(shù)測試電路&+5VuIuOuO(V)uI(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線uO(V)uI(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平1.輸出高電平UOH、輸出低電平UOL

UOH≥2.4V

UOL

≤0.4V便認(rèn)為合格。

典型值UOH=3.4V

UOL=0.3V。2.閾值電壓UTuI<UT時，認(rèn)為uI是低電平。uI>UT時，認(rèn)為uI是高電平。UT

=1.4V二、輸入噪聲容限與噪聲容限有關(guān)的直接參數(shù)：

輸出高電平UOH:

典型值3.4V，產(chǎn)品規(guī)定的最小值UOHmin

=2.4V輸出低電平UOL:

典型值0.3V，產(chǎn)品規(guī)定的最大值UOLmax=0.4V。輸入高電平UIH:

典型值3.4V，產(chǎn)品規(guī)定的最小值UIHmin=2.0V。輸入低電平UIL:

典型值0.3V，產(chǎn)品規(guī)定的最大值UILmax=0.8V。11G1G2uouIUNHUNLUOHUILmaxUIHminUOHminUOLmaxUIHUILUOL噪聲容限示意圖UNH:輸入為高電平時的噪聲容限UNL:輸入為低電平時的噪聲容限三、輸入負(fù)載特性：反映接在輸入端電阻R兩端的電壓uI，和R阻值之間的關(guān)系曲線RuI+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC問題：這時，輸入是“1”還是“0”？R較小時：uI<UT，低電平。R增大時：R

uI

uI=UT高電平。+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABCRuI計算臨界電阻值：即：當(dāng)R≥1.45k時，可以認(rèn)為輸入為“1”；當(dāng)R<1.45k時，可以認(rèn)為輸入為“0”。uI(V)R

(kΩ)123UT輸入端負(fù)載特性曲線開門電阻Ron=2.5kΩuI(V)R

(kΩ)123UT輸入端負(fù)載特性曲線關(guān)門電阻Roff=0.7kΩ以上分析說明：懸空的輸入端相當(dāng)于接高電平。為了防止干擾，一般將懸空的輸入端接高電平。TTL與非門在使用時多余輸入端處理：2.接+5V。1.若懸空，UI=“1”。3.輸入端并聯(lián)使用。討論：TTL與門、或門、或非門多余輸入端如何處理四、輸入伏安特性——

反映輸入電流iI和輸入電壓uI關(guān)系的曲線1.輸入低電平，即uI＝0V時R13kT1+5V輸入端短路電流IIS

：即uI＝0V時，由輸入端流出的電流iB1IIS2.輸入高電平，即uI＝3.4V時輸入端漏電流IIH

：輸入端所加電壓為高電平時，流入輸入端的電流+5VR2R13kT2R3T1T5b1c1“1”iB1IIH總的高電平輸入電流為3IIH五、輸出特性——

反映輸出電壓uO與輸出電流iO之間的關(guān)系曲線&&？驅(qū)動門負(fù)載門1、前級輸出為低電平時——灌電流負(fù)載前級后級R1T1+5V級間電流：流入前級，記為IOL，約1.4mA。稱為灌電流。+5VR2R13kT2R3T1T5b1c1灌電流的計算飽和壓降R1T1+5V+5VR2R13kT2R3T1T5b1c12、前級輸出為高電平時——拉電流負(fù)載前級后級反偏+5VR4R2R5T3T4R1T1+5V級間電流：流出前級，記為IOH（拉電流）。有關(guān)電流的技術(shù)參數(shù)名稱及符號含義輸入低電平電流IIL輸入為低電平時流入輸入端的電流

-1

.4mA。輸入高電平電流IIH輸入為高電平時流入輸入端的電流幾十μA。IOL及其極限IOL（max）當(dāng)IOL>IOL(max)時，輸入不再是低電平。IOH及其極限IOH(max)當(dāng)IOH>IOH(max)時，實(shí)際功耗將大于額定功耗3.扇出系數(shù)N0：門電路輸出能驅(qū)動同類門的個數(shù)。IIH1IIH3IOH（1）前級輸出為高電平時：+5VR4R2R5T3T4T1前級T1T1IIH2k：每個負(fù)載門輸入端數(shù)；n1：負(fù)載門的個數(shù)T1T1T1+5VR2R13kT2R3T1T5b1c1前級IOLIIL1IIL2IIL3（2）前級輸出為低電平時：n2：負(fù)載門的個數(shù)六.平均傳輸時間tuI0tuO050%50%tPHLtPLH典型值：3

10nsTTL系列集成電路74（標(biāo)準(zhǔn)系列）：平均傳輸時間tpd＝10ns，平均功耗P＝10mW。74H（高速系列）：平均傳輸時間tpd＝6ns，平均功耗P＝22mW。74S（肖特基系列）：平均傳輸時間tpd＝3ns，平均功耗P＝19mW。74LS（低功耗肖特基系列）：平均傳輸時間tpd＝9ns，平均功耗P＝2mW。如：TTL門電路（四2輸入與非門，型號74LS00)地GNDTTL門電路芯片簡介外形&&&1413121110981234567&管腳電源VCC（+5V）①A=0時，T2、T5截止，T3、T4導(dǎo)通，Y=1。②A=1時，T2、T5導(dǎo)通，T3、T4截止，Y=0。2.3.3其它TTL門電路TTL非門

14

13

12

11

10

9

874LS04

1

2

3

4

5

6

7VCC

4A

4Y

5A

5Y

6A

6Y

1A

1Y2A

2Y

3A

3Y

GND6反相器74LS04的引腳排列圖T4AR13kΩT3T2T1YR4100Ω+VCCT5R2750ΩR3360ΩR53kΩTTL反相器電路①A、B中只要有一個為1，輸出為低電平，即Y＝0。②A＝B＝0時，輸出為高電平，即Y＝1。TTL或非門①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T/2導(dǎo)通）時，T5飽和導(dǎo)通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T/2同時截止）時，T5截止、T4飽和導(dǎo)通，輸出Y=1。TTL與或非門+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

TTL與非門輸出高電平UOH、輸出低電平UOL

UOH≥2.4V

UOL

≤0.4V便認(rèn)為合格。

典型值UOH=3.4V

UOL=0.3V。

閾值電壓UTuI<UT時，認(rèn)為uI是低電平。uI>UT時，認(rèn)為uI是高電平。復(fù)習(xí)11G1G2uouIUNHUNLUOHUILmaxUIHminUOHminUOLmaxUIHUILUOL噪聲容限示意圖UNH:輸入為高電平時的噪聲容限UNL:輸入為低電平時的噪聲容限輸入端的噪聲容限有關(guān)電流的技術(shù)參數(shù)名稱及符號含義輸入低電平電流IIL（輸入端短路電流IIS)輸入為低電平時流入輸入端的電流

-1

.4mA。輸入高電平電流IIH（輸入端漏電流）輸入為高電平時流入輸入端的電流幾十μA。IOL（灌電流）IOL(max)當(dāng)IOL>IOL(max)時，輸入不再是低電平。當(dāng)IOH>IOH(max)時，實(shí)際功耗將大于額定功耗IOH（拉電流）IOH(max)扇出系數(shù)N0：

門電路輸出能驅(qū)動同類門的個數(shù)平均傳輸時間tpd開門電阻Ron=2.5kΩuI(V)R

(kΩ)123UT輸入端負(fù)載特性曲線關(guān)門電阻Roff=0.7kΩ3.輸入端的負(fù)載特性懸空的輸入端相當(dāng)于接高電平。為了防止干擾，一般將懸空的輸入端接高電平。TTL與非門在使用時多余輸入端處理：2.接+5V。1.若懸空，UI=“1”。3.輸入端并聯(lián)使用。討論：TTL與門、或門、或非門多余輸入端如何處理作業(yè)：試寫出如圖所示TTL門電路的表達(dá)式2.3.4其它類型的TTL門電路一、集電極開路的門電路

——OC門（OpenCollectorGate)

二、三態(tài)輸出門電路

——TSL（Three-StateLogic）門一、集電極開路的門電路（OC門-OpenCollectorGate）1、問題的提出標(biāo)準(zhǔn)TTL門電路進(jìn)行與運(yùn)算:&ABEF&CDG1G2&Y＝EF一、集電極開路的門電路（OC門）1、問題的提出標(biāo)準(zhǔn)TTL門電路進(jìn)行與運(yùn)算:Y

能否“線與”？&Y&&ABEF&CDG1G2&ABEF&CDG1G2線與+5VR4R2T3T4T5R3G1

門G2門+5VR4R2T3T4T5R3問題：標(biāo)準(zhǔn)TTL門電路能否直接線與？Y=EFEF?+5VR4R2T3T4T5R3i

功耗

T4熱擊穿UOL

G2：(1)不允許直接“線與”G1

截止G2導(dǎo)通UOHUOLG1：i+5VR4R2T3T4T5R3問題：標(biāo)準(zhǔn)TTL門電路能否直接線與？(2)輸出高電平數(shù)值固定集電極懸空VCCYR2R13kT2R3T1T5b1c1ABC2、OC門（OpenCollectorGate）結(jié)構(gòu)Y=ABCRC(1)輸入中有低電平時,輸出高電平(uO≈)(2)輸入全為高電平時,輸出低電平(uO≈0.3V)VCCYR2R13kT2R3T1T5b1c1ABC3、OC門主要特點(diǎn)RC

結(jié)構(gòu)特點(diǎn):RC和

外接。&符號特點(diǎn)1:OC門可以實(shí)現(xiàn)“線與”（Wire—AND）功能。分析：Y1、Y2、Y3任一導(dǎo)通，則Y=0。

Y1、Y2、Y3全截止，則Y=1

。輸出級

Y=Y1Y2Y3Y&&&Y1Y2Y3RCRCT5T5T5導(dǎo)通截止特點(diǎn)2:電源可以根據(jù)需要選擇。VCCYR2R13kT2R3T1T5b1c1ABCRC特點(diǎn)1:OC門可以實(shí)現(xiàn)“線與”功能。4、如何確定上拉電阻RC&&&RC&&&……nmiR（1）RCmax4、如何確定上拉電阻RC&&&RC&&&……nmiR（2）RCminE—使能端+5VYR4R2R13kT2R5R3T3T4T1T5b1c1AB1、結(jié)構(gòu)二、三態(tài)輸出門電路

——TSL（Three-StateLogic）門DE1+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2、工作原理(1)控制端E=0時的工作情況：01截止1+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1時的工作情況：10導(dǎo)通截止截止高阻態(tài)1功能表3、三態(tài)門的符號及功能表功能表使能端高電平起作用使能端低電平起作用符號&ABY符號&ABYEE1E2E3公用總線０１０三態(tài)門主要作為TTL電路與總線間的接口電路。4、三態(tài)門的用途工作時，E1、E2、E3分時接入高電平。＆YB＆CDA

例1：如圖所示各電路及其表達(dá)式是否有錯？簡述理由?！?/p>

例2：如圖所示各電路及其表達(dá)式是否有錯？簡述理由。＆YB＆CDAENEN×

例3：如圖所示各電路及其表達(dá)式是否有錯？簡述理由。＆YB＆CDAENEN“1”√作業(yè)1：如圖所示電路中，哪個能實(shí)現(xiàn)(a)(b)(c)(d)2.絕緣柵型場效應(yīng)管—MOS管（Metal-OxideSemiconductorSemiconductor）場效應(yīng)管1.結(jié)型場效應(yīng)管

CMOS門電路——互補(bǔ)對稱式MOS管門電路

（Complementary-SymmetryMetal-Oxide-SemiconductorCircuit）NMOS管PMOS管2.4CMOS門電路2.4.1CMOS非門①uA＝0V(低電平)：TN截止，TP導(dǎo)通，uY＝VDD(高電平)②uA＝10V(高電平)：TN導(dǎo)通，TP截止，uY＝0V(低電平)AYCMOS非門輸入端保護(hù)電路①把TN、TP的柵極電位限制在－uD～（uD

＋VDD）范圍內(nèi)②

積分網(wǎng)絡(luò)：衰減干擾電壓；降低工作速度uA+VDD+10VTPTNuYD1D3D2RSC2C1①A、B當(dāng)中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時，TN1和TN2才會都導(dǎo)通，TP1和TP2才會都截止，輸出Y才會為低電平。2.4.2CMOS與非門和或非門BY+VDDATP1TN1TN2TP2一、CMOS與非門①只要輸入A、B當(dāng)中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時，TP1和TP2才會都導(dǎo)通，TN1和TN2才會都截止，輸出Y才會為高電平。BY+VDDATN1TP2TN2TP1二、CMOS或非門BY+VDDATN2TP2TN1TP1111BYA111≥1三、帶緩沖CMOS與非門——CC4011單元電路緩沖器BYA111&四、帶緩沖CMOS或非門BYA111+VDDTP1TN1TN2TP2CMOSOD門2.4.4其它CMOS門電路CMOSTSL門①E=1時，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。②E=0時，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器。+V1AETP2TP1

YTN1TN2DD(