《數(shù)字電子技術基礎》課件學習情境4習題匯編

學習情境4用多個門電路組合來實現(xiàn)特定功能一、判斷題（正確打√，錯誤的打×）1．利用數(shù)字電路不僅可以實現(xiàn)數(shù)值運算，還可以實現(xiàn)邏輯運算和判斷。（√）2．給出邏輯函數(shù)的任意一種表示形式，就可以求出其他表示形式。（√）3．若A+B=1，則有。（√）4．若AB=0，則有。（√）5．若AX+C=AX+D，則C=D。（×）6．若A+B=A+C，則B=C。（×）7．若A+B=AB，則A=B。（√）8．若，則。（√）9．若，則。（√）10．若A+B=A+C，且AB=AC，則B=C。（√）11．三輸入或非門，當輸入ABC=1B0時，輸出F=B。（×）12．連續(xù)“同或”199個0的結果是0。（√）13．連續(xù)“異或”199個1的結果是0。（×）14．連續(xù)“異或”199個0的結果是0。（√）15．連續(xù)“同或”199個1的結果是0。（×）16．當奇數(shù)個1相“異或”時，其值為0；當偶數(shù)個1相“異或”時，其值為1。（×）17．當奇數(shù)個1相“同或”時，其值為1；當偶數(shù)個1相“同或”時，其值為0。（×）18．當n個0或n個1相“同或”時，結果均為1。（×）19．對于函數(shù)，當A、B、C中有奇數(shù)個1時，F(xiàn)=0；有偶數(shù)個1時，F(xiàn)=1。（×）20．一個4輸入端與非門，使其輸出為0的輸入變量取值組合共有15種。（×）21．一個4輸入端或非門，使其輸出為1的輸入變量取值組合共有4種。（×）22．在函數(shù)Y=AB+CD的真值表中，讓Y=1的輸入變量取值組合有8個。（×）23．可以使邏輯函數(shù)等于0的A、B、C取值組合是唯一的。（×）24．若要表示3位十進制數(shù)代表的所有數(shù)值，則至少需用12位二進制數(shù)。（×）25．TTL與非門的多余輸入端可以接高電平VCC。（√）26．當TTL與非門的輸入端懸空時相當于輸入為邏輯1。（√）27．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（√）28．2輸入端與非門器件74LS00與7400的邏輯功能完全相同。（√）29．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（×）30．TTL集電極開路門輸出為１時由外接電源和電阻提供輸出電流。（√）31．一般TTL門電路的輸出端可以直接相連，實現(xiàn)“線與”邏輯。（×）32．TTLOC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)“線與”邏輯。（√）33．在二—十進制譯碼器中，未使用的輸入編碼應做約束項處理。（√）34．編碼器在任何時刻只能對一個輸入信號進行編碼。（√）35．優(yōu)先編碼器的輸入信號是相互排斥的，不容許多個編碼信號同時有效。（×）36．編碼和譯碼是互逆的過程。（√）37．共陰發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（√）38．3位二進制編碼器是3位輸入、8位輸出。（×）39．組合邏輯電路的特點是：任何時刻電路是否能夠穩(wěn)定輸出，僅僅取決于該時刻各個輸入變量的取值，與電路原來的狀態(tài)無關。（√）40．競爭—冒險是指組合電路中，當輸入信號改變時，輸出端可能出現(xiàn)的虛假信號。（√）二、選擇題1.若在編碼器中有50個編碼對象，則輸出二進制代碼位數(shù)至少需要（B）位。A.5 B.6 C.10 D.502.一個16選1的數(shù)據(jù)選擇器，其選擇控制（地址）輸入端有（C）個，數(shù)據(jù)輸入端有（D）個，輸出端有（A）個。A.1 B.2 C.4 D.163.一個8選1的數(shù)據(jù)選擇器，當選擇控制端S2S1S0的值分別為101時，輸出端輸出的值為（D）。A.1 B.0 C.D4 D.D54.一個譯碼器若有100個譯碼輸出端，則譯碼輸入端至少有（C）個。A.5 B.6 C.7 D.85.能實現(xiàn)并—串轉(zhuǎn)換的是（C）。A.數(shù)值比較器 B.譯碼器 C.數(shù)據(jù)選擇器 D.數(shù)據(jù)分配器6.能實現(xiàn)1位二進制帶進位加法運算的是（B）。A.半加器 B.全加器 C.加法器 D.運算器7.若要設計一個3位無符號數(shù)乘法器（即3×3），需要（）位輸入及（D）位輸出信號。A.3，6 B.6，3 C.3，3 D.6，68.若要設計一個8位數(shù)值比較器，需要（）位數(shù)據(jù)輸入及（B）位輸出信號。A.8，3 B.16，3 C.8，8 D.16，169.4位輸入的二進制譯碼器，其輸出應有（A）位。A.16 B.8 C.4 D.110.三態(tài)門輸出高阻狀態(tài)時，（ＡＢＤ）是正確的說法。A.用電壓表測量指針不動B.相當于懸空C.電壓不高不低D.測量電阻指針不動11.以下電路中可以實現(xiàn)“線與”邏輯的有（ＣＤ）。A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門12．邏輯表達式Y=AB可以用（Ｃ）實現(xiàn)。A.或門B.非門C.與門D.與非門13．在正邏輯系統(tǒng)中TTL電路的以下輸入中，（ＡＢＣ）相當于輸入邏輯“1”。A.懸空B.經(jīng)2.7kΩ電阻接電源C.經(jīng)2.7kΩ電阻接地D.經(jīng)510Ω電阻接地14．對于TTL與非門閑置輸入端的處理，可以（ＡＢＤ）。A.接電源B.通過電阻3kΩ接電源C.接地D.與有用輸入端并聯(lián)15．要使TTL與非門工作在轉(zhuǎn)折區(qū)，輸入端對地外接電阻RI應滿足（Ｃ）。A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF三、填空題1.集電極開路門的英文縮寫為ＯＣ門，工作時必須外加電源和負載。2.OC門稱為集電極開路門，多個OC門輸出端并聯(lián)到一起可實現(xiàn)線與功能。3.TTL與非門電壓傳輸特性曲線分為飽和區(qū)、轉(zhuǎn)折區(qū)、線性區(qū)、截止區(qū)。問答題1．邏輯門電路的抗干擾措施有哪些？答：（1）多余輸入端的處理措施（2）去耦合濾波電容（3）接地和安裝工藝2．如某個邏輯門電路的輸入和輸出如表4.17所示，其中H和L分別代表高低電平。分別寫出正邏輯和負邏輯的表達式。表4.17問答題2表ABLLLLHHLHHHHHL解：（1）采用正邏輯體制，令H=1，L=0，得到下表所示的真值表，它表示與非邏輯關系L=。正與非門真值表ABL000110111110（2）采用負邏輯體制，令H=0，L=1，得到3.2.1.3所示的真值表，它表示與非邏輯關系L=負或非門真值表ABL1110010000013．某組合邏輯電路圖如圖4.41所示：圖4.41問答題3圖（1）寫出函數(shù)Y的邏輯表達式；（2）將函數(shù)Y化為最簡與或式；（3）用與非門畫出其簡化后的電路。解：4．與非門組成的電路圖如圖4.42所示：（1）寫出函數(shù)Y的邏輯表達式；（2）將函數(shù)Y化為最簡與或式；（3）用與非門畫出其簡化后的電路。圖4.42問答題4圖解：，，，5．寫出圖4.43中各邏輯圖的邏輯函數(shù)式，并化簡為最簡與或式。圖4.43問答題4圖解：（a）（b）（C）（d）6．試畫出用與非門和反相器實現(xiàn)下列函數(shù)的邏輯圖。（1）（2）（3）（4）解：（1）（2）（3）（4）7．列出圖4.44所示邏輯電路的真值表。圖4.44問答題7圖解：真值表：ABCL1L2ABCL1L20001010001001011010101001110018．使用門電路設計一個4選1的數(shù)據(jù)選擇器，并畫出邏輯圖。解：4選1數(shù)據(jù)選擇器有4個數(shù)據(jù)輸入端（D0D1D2D3），2個選擇輸入端（S1S0），1個數(shù)據(jù)輸出端（Y）。真值表如下：DS1S0YD000D0D101D1D210D2D311D3邏輯表達式：邏輯圖如下圖所示。9．請設計一個簡單的二—十進制編碼器（采用余3碼編碼）。解：設10個信號輸入端分別為（I0~I9），4個編碼輸出端分別為（Y3~Y0），根據(jù)余3碼編碼表：IY3Y2Y1Y0I00011I10100I20101I30110I40111I51000I61001I71010I81011I91100可得輸出表達式：Y3=I5+I6+I7+I8+I9Y2=I1+I2+I3+I4+I9Y1=I0+I3+I4+I7+I8Y0=I0+I2+I4+I6+I8邏輯圖如下圖所示。10．利用門電路設計一個1路-4路數(shù)據(jù)分配器。數(shù)據(jù)分配器的功能與數(shù)據(jù)選擇器功能相反，相當于一個1路-多路的開關，可以實現(xiàn)數(shù)據(jù)的串-并轉(zhuǎn)換。1路-4路數(shù)據(jù)分配器的結構示意圖如圖4.45所示，其功能是將輸入的數(shù)據(jù)選通送至4個輸出中的1個。當S1S0=00時，Y0=D；當S1S0=01時，Y1=D；當S1S0=10時，Y2=D；當S1S0=11時，Y3=D。圖4.45問答題10圖解:真值表：DS1S0Y0Y1Y2Y3D00D000D010D00D1000D0D11000D表達式：邏輯圖如下圖所示:11.組合電路如圖4.46所示，分析該電路的邏輯功能。圖4.46問答題11圖解：功能：電路的輸出Y只與輸入A、B有關，而與輸入C無關。Y和A、B的邏輯關系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和AB的邏輯關系為與非運算的關系。12.用與非門設計一個舉重裁判表決電路。設舉重比賽有1個主裁判和2個副裁判。杠鈴完全舉上的裁決由每一個裁判按一下自己面前的按鈕來確定。只有當兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。解：設主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。13.試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7用一片74138加一個與非門實現(xiàn)該邏輯函數(shù)。14.試用8選1數(shù)據(jù)選擇器74151