《數(shù)字電子技術基礎》課件11學習情境4.1~4.2

學習情境4組合邏輯電路設計與分析學習目標(1)了解TTL集成門電路（2）理解組合邏輯電路的基本原理（3）掌握組合邏輯電路的設計方法（4）掌握半加器和數(shù)值比較器的工作原理（5）掌握編碼器和譯碼器的工作原理（6）掌握數(shù)據(jù)分配器和選擇器的工作原理學習情境3邏輯門與邏輯運算（7）理解組合邏輯電路中的競爭－冒險現(xiàn)象認識組合邏輯電路

在數(shù)字系統(tǒng)中，很多功能只需要將門電路進行不同的組合就可實現(xiàn)，例如半加器、數(shù)值比較器、編/譯碼器、選擇器等。由多個門電路組合起來實現(xiàn)某個特定功能的邏輯電路（不含存儲電路）稱為組合邏輯電路，在組合邏輯電路中，電路任何時刻的輸出電平只取決于該時刻各輸入電平的組合。組合邏輯電路4.1.1組合邏輯電路概述數(shù)字電路分類：組合邏輯電路和時序邏輯電路。組合邏輯電路:任意時刻的輸出僅僅取決于當時的輸入信號，而與電路原來的狀態(tài)無關。組合邏輯電路的特點是沒有記憶元件、沒有反饋連接電路，電路任一時刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài)，而與電路原有狀態(tài)無關。組合邏輯電路在結構上由各類基本邏輯門電路組合而成，用來實現(xiàn)各種不同的邏輯功能。4.1.1組合邏輯電路概述組合邏輯電路功能框圖圖中A1、A2、…An為輸入邏輯變量，Y1、Y2、…Ym為輸出邏輯變量，其輸出與輸入之間的邏輯函數(shù)關系可以描述為如下：4.1.1組合邏輯電路概述

組合邏輯電路在電路結構上一般由各種門電路組合而成，電路中不包含存儲信號的記憶單元，也不存在輸出到輸入的反饋通路。

組合邏輯電路的分析方法4.1.2組合邏輯電路的分析方法1.分析的主要步驟如下：

(1)由邏輯圖寫表達式；

(2)化簡表達式；

(3)列真值表；

(4)確定電路邏輯功能。小規(guī)模集成電路是指每片在十個門以下的集成芯片。

所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。4.1.2組合邏輯電路的分析方法組合邏輯電路的一般分析步驟方框圖:4.1.2組合邏輯電路的分析方法2.舉例說明組合邏輯電路的分析方法

例

電路如圖所示，分析該電路的邏輯功能。4.1.2組合邏輯電路的分析方法

4.1.2組合邏輯電路的分析方法步驟3列邏輯狀態(tài)真值表如表所示。ABY000011101110

4.1.2組合邏輯電路的分析方法例

電路如圖所示，分析該電路的邏輯功能。4.1.2組合邏輯電路的分析方法

4.1.2組合邏輯電路的分析方法步驟3列邏輯狀態(tài)真值表如表所示。

ABCY000000110101011110011011110111104.2.1組合邏輯電路的設計步驟組合邏輯電路的一般設計流程，具體設計步驟如下：步驟1根據(jù)設計要求，確定輸入、輸出變量的個數(shù)，并對它們進行邏輯賦值。一般總是把引起事件的原因定為輸入，而把事件的結果作為輸出。所謂邏輯賦值是指對輸入變量和輸出變量進行二進制編碼，其編碼的規(guī)則和含義根據(jù)事件選定。步驟2根據(jù)邏輯功能要求列出真值表。真值表是所有描述方法中最直接的描述方式，因此經常首先根據(jù)給定的因果關系列出真值表。步驟3根據(jù)真值表寫出相應的與或表達式，然后用公式化簡法或卡諾圖化簡法進行化簡。根據(jù)需要，有時還要轉換成命題所要求的邏輯函數(shù)表達式。步驟4畫出邏輯電路圖。至此，原理性設計（或稱邏輯設計）使完成了。4.2.1組合邏輯電路的設計步驟組合邏輯電路的一般設計流程：4.2.2組合邏輯電路設計舉例例

旅客列車分特快、直快和普快，并依此制定優(yōu)先通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。4.2.2組合邏輯電路設計舉例

0000000010010100100110101001001011001101001111004.2.2組合邏輯電路設計舉例

4.2.2組合邏輯電路設計舉例

4.2.2組合邏輯電路設計舉例解：步驟1輸入為A、B、C，輸出為Y；步驟2列邏輯狀態(tài)真值表，如表所示。ABCY00000011010101