《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測試題9_第1頁
《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測試題9_第2頁
《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測試題9_第3頁
《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測試題9_第4頁
《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測試題9_第5頁
已閱讀5頁,還剩3頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

綜合試題九A.仿真器B.綜合器C.適配器D.下3.子系統(tǒng)設(shè)計優(yōu)化,主要考慮提高資源利用率減少功耗(即面積優(yōu)化以及提設(shè)計②資源共享③邏輯優(yōu)化④串行化⑤寄存器配平⑥關(guān)A.①③⑤B.C.②⑤⑥A.Max+PlusIIB.ModelSimA.CreatedefaultsymbolB.SimC.CompilerD.TimingA.IEEEB.STDC.WORKD.PACKA.可以使用中文B.可以使用C.可以使用中文或數(shù)字D.不A.不同B.相同C.相同不同都可以D.A.CreatedefaultsymbolB.SimC.CompilerD.TimingA.基本邏輯元件庫B.宏功能元B.對系統(tǒng)中的任一層次,或任一元件的功能進(jìn)行精確C.能對設(shè)計方案進(jìn)行隨時更改,并對設(shè)計A.可以將工程存在任意盤根目錄下B.為工程建立放置相關(guān)設(shè)計文C.不同的設(shè)計項(xiàng)目放在不同文件夾中D.同一工程的所C.時序分析工具C.選擇輸出設(shè)置D.選擇目標(biāo)A.設(shè)計輸入排錯B.數(shù)據(jù)網(wǎng)表文件提取C.邏輯綜合適配 端口引腳名,則需要對工程重新編譯一

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論