EDA應(yīng)用技術(shù) 第2版 課件 09-LED點(diǎn)陣顯示屏控制器編程下載課件

項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載

編程下載的目的是將設(shè)計(jì)所生成的文件通過計(jì)算機(jī)下載到目標(biāo)器件，驗(yàn)證設(shè)計(jì)是否滿足實(shí)際要求或能否在實(shí)際中應(yīng)用。LED點(diǎn)陣顯示屏控制器硬件測試，需要將3片16×16LED點(diǎn)陣與FPGA最小系統(tǒng)板相連接，然后，載入LED點(diǎn)陣顯示屏控制器VHDL程序，現(xiàn)場在線測試LED點(diǎn)陣顯示屏顯示信息的正確性。項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載（1）LED點(diǎn)陣顯示屏控制器控制模塊基于VHDL程序的LED點(diǎn)陣顯示屏控制器模塊輸入輸出端口，如圖7.45所示。1.硬件電路連接圖7.45LED點(diǎn)陣顯示屏控制器輸入輸出端口【clk】為系統(tǒng)時(shí)鐘信號(hào)輸入端，與FPGA最小系統(tǒng)板所提供的50MHz時(shí)鐘信號(hào)相連接【out_row[15..0]】為顯示屏行線控制輸出端，3片16×16LED點(diǎn)陣相應(yīng)的行線串聯(lián)后與之相接【out_colu[47..0]】為顯示屏列線控制輸出端，順序連接3片16×16LED點(diǎn)陣的列線項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載（2）輸入輸出連接原理圖EP4CE6E22C8-FPGA最小系統(tǒng)板的20×2雙排直插針與3片16×16LED點(diǎn)陣連接原理圖，如圖7.46所示。點(diǎn)陣連接原理圖中點(diǎn)陣與FPGA管腳連接需要注意EP4CE6E22C8-FPGA最小系統(tǒng)板管腳的排列及24、25、88、89、90、91管腳只能作為輸入管腳。圖7.46硬件測試連接電路原理圖1.硬件電路連接項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載（3）元件連接3led點(diǎn)陣與EP4CE6E22C8-FPGA最小系統(tǒng)板的20×2雙排直插針連接的PCB圖，如圖7.47所示。圖7.47LED點(diǎn)陣顯示屏控制器與3led點(diǎn)陣連接PCB圖1.硬件電路連接項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載（4）元件連接3led點(diǎn)陣與EP4CE6E22C8-FPGA最小系統(tǒng)板的20×2雙排直插針連接，如圖7.48所示。圖7.48LED點(diǎn)陣顯示屏控制器與3led點(diǎn)陣連接1.硬件電路連接項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載（5）輸入輸出引腳根據(jù)輸入輸出電路與FPGA最小系統(tǒng)板相連的管腳可知，LED點(diǎn)陣顯示屏控制器輸入輸出端口與目標(biāo)芯片引腳的連接關(guān)系見表7.2。1.硬件電路連接項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載在QuartusPrime20.1集成環(huán)境，單擊【Assignments】菜單的【PinPlanner】命令，彈出【PinPlanner】對話框；在【PinPlanner】對話框的【Location】列空白位置雙擊，根據(jù)表7.2輸入相對應(yīng)的引腳值。完成設(shè)置后的【PinPlanner】對話框如圖7.49所示。當(dāng)分配引腳完成以后，必須再次執(zhí)行編譯命令，這樣才能保存存儲(chǔ)引腳鎖定信息。2.輸入輸出引腳鎖定圖7.49LED點(diǎn)陣顯示屏控制器引腳鎖定結(jié)果項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載下載電纜配置。下載設(shè)計(jì)文件到目標(biāo)芯片，需要專用下載電纜將PC機(jī)與目標(biāo)芯片相連接。將“USB-Blaster”下載電纜的一端連接到PC機(jī)的USB口，另一端接到FPGA最小系統(tǒng)板的JTAG口，然后，接通FPGA最小系統(tǒng)板的電源，進(jìn)行下載配置。完成下載電纜配置如圖7.50所示。3.下載設(shè)計(jì)文件圖7.50LED點(diǎn)陣顯示屏控制器下載配置結(jié)果項(xiàng)目7LED點(diǎn)陣顯示屏控制器編程下載配置文件下載。在【Programmer】對話框的【Mode】下拉列表框中選擇【JTAG】模式；加載下載文件“dz