計(jì)算機(jī)組成原理練習(xí)題 答案

一、填空題

1.對存儲器的要求是空度快，容量大，價位低。為了解決這方面的矛盾，

計(jì)算機(jī)采用多級存儲體系結(jié)構(gòu)。

2.指令系統(tǒng)是表征一臺計(jì)算機(jī)性能的重要因素,它的格式和功能不僅直

接影響到機(jī)器的硬件結(jié)構(gòu)而且也影響到系統(tǒng)軟件。

3.CPU中至少有如下六類寄存器指令寄存器,程序計(jì)數(shù)器,地址寄存器,通

用寄存器，狀態(tài)條件寄存器，緩沖寄存器。

4.完成一條指令普通分為取指周期和執(zhí)行周期,前者完成取指令和分析指令

操作，后者完成執(zhí)行指令操作.

5.常見的數(shù)據(jù)傳送類指令的功能可實(shí)現(xiàn)，寄存器和寄存器之間,或者寄存器和存儲

器之間的數(shù)據(jù)傳送。

6.微指令格式可分為垂直一型和水平一型兩類,其中垂直型微指令用較長的

微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。

7.對于一條隱含尋址的算術(shù)運(yùn)算指令，其指令字中不明確給出操作數(shù)的地址，其中一個

操作數(shù)通常隱含在累加器中

8.設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)

格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2Al27（1?2人一23）,最小正數(shù)為空二

129最大負(fù)數(shù)為2A—128（-2八?1?2人?23）,最小負(fù)數(shù)為-2127°

9.某小數(shù)定點(diǎn)機(jī)，字長8位（含1位符號位），當(dāng)機(jī)器數(shù)分別采用原碼、補(bǔ)碼和反碼時，其

對應(yīng)的真值范圍分別是.?127/128?+127/128?+127/128?127/128?+127/128

（均用十進(jìn)制表示）。

10.在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是侵

止CPU訪問主存、周期挪用和DMA和CPU交替訪問主存。

11.設(shè)n=8（不包括符號位），則原碼一位乘需做8次移位和最多.8次加法,

補(bǔ)碼Booth算法需做8次移位和最多9次加法。

12.設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符）,則32位二進(jìn)制補(bǔ)碼

浮點(diǎn)規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為，最小正數(shù)為,最大

負(fù)數(shù)為,最小負(fù)數(shù)為

財(cái)一習(xí)取個四姐可

（1-2-”）B.2C.24-2-L2-）D.-21

固然生檢用期包杠____________________________________________

13.一個總線傳輸周期包括申請分配階段、.尋址階段、傳輸階段和結(jié)束階段

四個階段。

14.CPU采用同步控制方式時，控制器使用」器周期和』組成的多極時序系統(tǒng)。

15.在組合邏輯控制器中，微操作控制信號由指令操作碼、吐莊和狀態(tài)條件

決定。

15.32位字長的浮點(diǎn)數(shù)，其中階碼8位（含1位階符），基值為2,尾數(shù)24位（含1位數(shù)符），

則其對應(yīng)的最大正數(shù)是,最小的絕對值是;若機(jī)器數(shù)采用補(bǔ)碼表示，

且尾數(shù)為規(guī)格化形式，則對應(yīng)的最小正數(shù)是，最小負(fù)數(shù)是o（均用十

進(jìn)制表示）

（均用十進(jìn)制表示）

A.2,2x（1-2-2）B.2-12fx2-23C.2-128x2-1D.-2127

2COIL士態(tài)取業(yè)一冬堵全開協(xié)行這指的時詞LA它通肯句今芒王

16.CPU從主存取出一條指令并執(zhí)行該指令的時間叫指令周期，它通常包含若干個

機(jī)器周期，而后者又包含若干個節(jié)拍。機(jī)器周期和節(jié)拍組成多級時序系統(tǒng)。

17.假設(shè)微指令的操作控制字段共18位，若采用直接控制，則一條微指令最多可同時啟動

18個微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時啟動3個微操作，

則微指令的操作控制字段應(yīng)分=段，若每一個字段的微操作數(shù)相同，這樣的微指令格式

最多可包含192個微操作命令。

18.在組合邏輯控制器中，微操作控制信號由指令操作碼、和狀態(tài)條件決定。

19.1/0與主機(jī)交換信息的控制方式中，工匠查詢方式CPU和設(shè)備是串行工作的。程序

中斷和DMA方式CPU和設(shè)備是并行工作的,前者傳送與主程序是并行的，后者傳送和主

機(jī)是串行的。

20.設(shè)n=16位（不包括符號位在內(nèi)），原碼兩位乘需做.」次移位，最多做§次

加法；補(bǔ)碼Booth算法需做法次移位,最多做________旦一次加法。

一、簡答題：

1.主存儲器的性能指標(biāo)有哪些?含義是什么？

存儲器的性能指標(biāo)主要是存儲容量、存儲速度和存儲器帶寬。

存儲容量是指在主存能存放二進(jìn)制代碼的總位數(shù)。存儲速度是由存取時間和存取周期來表

示的。存取時間又稱存儲訪問時間，是指從啟動一次存儲器操作到完成該操作所需的全部

時間。存儲周期是指存儲器進(jìn)行連續(xù)兩次獨(dú)立的存儲器操作（如連續(xù)兩次讀操作）所需的

最小間隔時間。存儲器帶寬是指單位時間內(nèi)存儲器存取的信息量。

2.請說明指令周期、機(jī)器周期、時鐘周期之間的關(guān)系。

指令周期是完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。

機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過程中的歸一化基準(zhǔn)時間，通常等于取

指時間（或者訪存時間）。時鐘周期是時鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或者T周期，是

處理操作的最基本單位。一個指令周期由若干個機(jī)器周期組成，每一個機(jī)器周期又由若干

個時鐘

周期組成。

3.CPU響應(yīng)中斷應(yīng)具備哪些條件？

（D在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開放的。

（2）外設(shè)有中斷請求時，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。

（3）外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才干把外設(shè)中斷請求送至CPU。

（4）當(dāng)上述三個條件具備時，CPU在現(xiàn)行指令結(jié)束的最后一個狀態(tài)周期響應(yīng)中斷。

4.從計(jì)算機(jī)的各個子系統(tǒng)的角度分析，指出提高整機(jī)速度的措施，

針對存儲器，可以采用Cache-主存層次的設(shè)計(jì)和管理提高整機(jī)的速度；

針對存儲器，可以采用主存-輔存層次的設(shè)計(jì)和管理提高整機(jī)的速度；

針對控制器，可以通過指令流水或者超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度；

針對控制器，可以通過超標(biāo)量設(shè)計(jì)技術(shù)提高整機(jī)的速度：

針對運(yùn)算器，可以對運(yùn)算方法加以改進(jìn)，如進(jìn)位鏈、兩位乘除法；

針對I/O系統(tǒng)，可以運(yùn)用DMA技術(shù)來減少CPU對外設(shè)訪問的干預(yù)。

5.控制器中常采用哪些控制方式，各有何特點(diǎn)？

答：控制器常采用同步控制、異步控制和聯(lián)合控制。

同步控制即微操作序列由基準(zhǔn)時標(biāo)系統(tǒng)控制，一個操作浮現(xiàn)的時間與基準(zhǔn)時標(biāo)保持一致。

異步控制不存在基準(zhǔn)時標(biāo)信號，微操作的時序是由專用的應(yīng)答路線控制的，即控制器發(fā)出

某一個微操作控制信號后，等待執(zhí)行部件完成該操作時所發(fā)回的“回答”或者“終了”信號,

再開始下一個微操作。聯(lián)合控制是同步控制和異步控制相結(jié)合的方式，即大多數(shù)微操作在

同步時序信號控制下進(jìn)行，而對那些時間難以確定的微操作，如涉及到I/O操作，則采用

異步控制。

6.指令和數(shù)據(jù)都以二進(jìn)制代碼存放在內(nèi)存中，CPU如何區(qū)分它們是指令還是數(shù)據(jù)？

指令和數(shù)據(jù)的區(qū)分：

（1）從主存中取出的機(jī)器周期不同，取指周期取的是指令，分析取數(shù)或者執(zhí)行周期取的是

數(shù)據(jù)。

（2）取指令和取數(shù)據(jù)時地址的來源不同，指令地址來自程序計(jì)數(shù)器FC,數(shù)據(jù)地址來自地址

形成部件

7.請說明SRAM的組成結(jié)構(gòu)，與SRAM相比DRAM在電路組成上有什么不同之處？

SRAM存儲器由存儲體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還需要有動態(tài)刷新

電路。

8.說明微程序控制器中微指令的地址有幾種形成方式。

（1）直接由微指令的下地址字段指出。

（2）根據(jù)機(jī)器指令的操作碼形成。

（3）增量計(jì)數(shù)器法。

（4）根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移的地址。

(5)通過測試網(wǎng)絡(luò)形成。

(6)由硬件產(chǎn)生微程序入口地址，

9.外圍設(shè)備要通過接口與CPU相連，接口有哪些功能？

外圍設(shè)備要通過接口與CPU相連的原因主要有：

(1)一臺機(jī)器通常配有多臺外設(shè)，它們各自有其設(shè)備號(地址)，通過接口可實(shí)現(xiàn)對設(shè)備

的選擇。

(2)I/O設(shè)備種類繁多，速度不一，與CPU速度相差可能很大，通過接口可實(shí)現(xiàn)數(shù)據(jù)緩沖，

達(dá)到速度匹配。

(3)I/O設(shè)備可能串行傳送數(shù)據(jù)，而CPU普通并行傳送，通過接口可實(shí)現(xiàn)數(shù)據(jù)串并格式轉(zhuǎn)

換。

(4)I/O設(shè)備的入/出電平可能與CPU的入/出電平不同，通過接口可實(shí)現(xiàn)電平轉(zhuǎn)換。

(5)CPU啟動I/O設(shè)備工作，要向外設(shè)發(fā)各種控制信號，通過接口可傳送控制命令。

(6)I/O設(shè)備需將其工作狀況(“忙”、“就緒”、“錯誤”、“中斷請求”等)及時報(bào)

告CPU,通過接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供CPU查詢。

可見歸納起來，接口應(yīng)具有選址的功能、傳送命令的功能、反映設(shè)備狀態(tài)的功能以及傳送

數(shù)據(jù)的功能(包括緩沖、數(shù)據(jù)格式及電平的轉(zhuǎn)換)。

10.以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。

一次程序中斷大致可分為五個段。中斷請求，中斷判優(yōu)，中斷響應(yīng)，中斷服務(wù)，中斷返

回

11、基址尋址方式和變址尋址方式的應(yīng)用場合有什么不同？

(1)基址尋址方式面向系統(tǒng)，主要用于邏輯地址到物理地址的交換，解決程序在存儲器中

的定位，擴(kuò)大尋址空間等問題。

(2)變址寄存器方式面向用戶，主要用于解決程序循環(huán)控制問題，用于訪問成批數(shù)據(jù)，支

持向量線性表操作等。

12、一個典型CPU應(yīng)由哪幾部份組成？

一個典型的CPU組成應(yīng)該包括：

⑴六個主要寄存器，保存CPU運(yùn)行時所需的各類數(shù)據(jù)信息或者運(yùn)行狀態(tài)信息。

(2)算術(shù)邏輯電路(ALU),對寄存器中的數(shù)據(jù)進(jìn)行加工處理。

⑶操作控制器和指令譯碼器，產(chǎn)生各種操作控制信號，以便在各寄存器之間建立數(shù)據(jù)通路。

⑷時序產(chǎn)生器，用來對各種操作控制信號進(jìn)行定時，以便進(jìn)行時間上的約束。

二、設(shè)計(jì)題：_

1.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號(低電平有效)，用WR

作讀寫控制信號(高電平為讀，低電平為寫)?，F(xiàn)有下列芯片及各種門電路(門電路自定)，

如圖所示。其中有2Kx8位、8Kx8位、32Kx8位的ROM芯片；1Kx4位、2Kx8位、8Kx8位、

16Kxi位、4Kx4位的RAM芯片，畫出CPU與存儲器的連接圖，要求：

(1)存儲芯片地址空間分配為：。?8191為系統(tǒng)程序區(qū)；8192?32767為用戶程序區(qū)。

(2)指出選用的存儲芯片類型及數(shù)量；

(3)詳細(xì)畫出片選邏輯。

(1)二進(jìn)制地址碼

Ag

::}0^8191SKKgROZI

(2)0-8191為系統(tǒng)程序區(qū),選用1片8KX8位ROM芯片

8192?32767為用戶程序區(qū)，選用3片8KX8位RAM芯片,

(3)存儲器片選邏輯圖

+SV

GGiYY.

G

Y

IREQ

C

AisBY

A14A

Ai3

Ar

Au

8K8位

CPURAM

D,

D

WR

2、1.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號（低電平有效）,

用WR作讀寫控制信號（高電平為讀，低電平為寫）。現(xiàn)有下列芯片及各種門電路（門電路

自定），如下圖所示。其中有2KX8位、4KX8位、8KX8位、32Kx8位的ROM芯片；1K

X4位、2KX8位、8KX8位、16Kxi位、4KX4位的RAM芯片，畫出CPU與存儲器的

連接圖，要求：

（1）存儲芯片地址空間分配為：最小4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系

統(tǒng)程序工作區(qū)，與系統(tǒng)程序工作區(qū)相鄰的是24K用戶程序區(qū)；（2）指出選用的存儲芯片類型

及數(shù)量；（3）詳細(xì)畫出片選邏輯。

（1）根據(jù)主存地址空間分配為：（2分）

最小4K4KX8位ROM1片

相鄰4K4KX4位RAM2片

相鄰24K8KX8位RAM3片

（2）選出所用芯片類型及數(shù)量

最小4K地址空間為系統(tǒng)程序區(qū)，選用1片4KX8位ROM芯片;

相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4KX4位RAM芯片

與系統(tǒng)程序工作區(qū)相鄰的24K為用戶程序區(qū)，選用3片8KX8位RAY芯片。

（3）CPU與存儲芯片的連接圖如圖所示

3、某機(jī)器中,已知配有一個地址空間為0000H-3FFFH的ROM區(qū)域?，F(xiàn)在再用一個RAM芯片

（8KX8）形成40Kxi6位的RAM區(qū)域，起始地址為6000H,假定RAM芯片有C和WE信號控制

端。CPU的地址總線為A15-A0,數(shù)據(jù)總線為D15-D0,控制信號為R/西:讀/寫），MREO（訪

存），要求：（1）畫出地址譯碼方案。（2）將ROM與RAM同CPU連接。

主存地址空間分布為：

0000-3FFF16KROM

4000-5FFF8K空

6000-FFFF40KRAM

組成該儲器所需芯片及擴(kuò)展方式：

16Kxi6位ROM（現(xiàn)有）-0000-3FFF

10片8KX8位RAM芯片-6000-FFFF/40KRAM

擴(kuò)展方式：2片一（位擴(kuò)展）-8KX8位一組（組內(nèi)共片選、讀寫信號）

5組一（字?jǐn)U展）-64Kx32位-存儲器

地址總線:2^6=64,共需16位

嬲總線：16e

地址結(jié)構(gòu)及譯碼方案：

用高三位地址譯碼產(chǎn)生8K組選擇信號⑵=8,8X8K=64K）,,

AisA4A13

3:8譯碼器

6

Yo%Y2Y3Y4Y5YY

其中，Yo+?作為位于00（）0-3FFF的16KR0M片選擇信號

匕空置f4000-5FFF8K空

丫3、丫4、丫5、丫6、丫7,分別作為位于6000-FFFF的各組選擇信號

片內(nèi)如四：

ROM的地址輸入為AAnAu..A

每組的RAM的地址輸入為AA1.A

存儲器邏輯框圖及其與CRJ的雌:

MEMO

4、設(shè)某計(jì)算機(jī)主存容量為64Kx32位。要求完成以下設(shè)計(jì)內(nèi)容：

(1)畫出主機(jī)框圖(要求畫到寄存器級)并指出圖中各寄存器的位數(shù)；

(2)寫出組合邏輯控制器完成STAX(X為主存地址)指令發(fā)出的全部微操作命令及節(jié)拍安

排。

(3)若采用微程序控制，還需要哪些微操作？

(1)(5分)

j主在位落

(2)(5分)

ACCMQALUXRMDRPCMAR

3232323232321616

⑶(5分)

TOPCTMAR1->R

T|M(MAR)—*MDR(PC)l-PC

TDMDR-?IROP(IR)-ID

TOAdlR)—>MAR]—W

TIAC-MDR

T2MDR-MMAR)

⑷(5分)

取指Ad(CMDR)一CMAR

OP(IR)一微地址形成部件一CMAR

執(zhí)行Ad(CMDR)-CMAR

5、己知待返回指令的含義如下圖所示。寫出機(jī)器在完成待反轉(zhuǎn)指令時，取指階段和執(zhí)行階

段所需的全部微操作命令及節(jié)拍安排，如果采用微程序控制需增加哪些微操作命令？

6、假設(shè)CPU在中斷周期用堆棧保存程序斷點(diǎn)，而且進(jìn)棧時指針減1,出棧時指針加1,分

別寫出組合邏輯控制和微程序控制在完成中斷返回指令時，取指階段和執(zhí)行階段所需的全部

微操作命令及節(jié)拍安排。

假設(shè)進(jìn)棧操作是先修改堆棧指針后存數(shù)，則出棧操作是先讀數(shù)后修改堆棧指

針O

(1)完成中斷返回指令組合邏輯控制的微操作命令及節(jié)拍安排(4分)

取指階段

ToPC-*MAR,1-*R

TiM(MAR)-MDR,(PO+l-PC

T2MDR-IR,0P(IR)-*TD

執(zhí)行階段

ToSpfMAR,1-R

M(MAR)-MDR

T，MDRfPC,(SP)+lfSP

三、應(yīng)用題

1、設(shè)機(jī)器A的主頻為8MHz,機(jī)器周期含4個時鐘周期，且該機(jī)的平均指令執(zhí)行速度是

0.4M1PS,試求該機(jī)的平均指令周期和機(jī)器周期。每一個指令周期包含幾個機(jī)器周期？如果

機(jī)器R的主頻為12MH幾且機(jī)器周期也含4個時鐘周期,試問R機(jī)的平均指令執(zhí)行速度

為多少M(fèi)IPS?

答：根據(jù)機(jī)器A的主頻為8MHz,得時鐘周期為」_=

8MHz

⑴機(jī)器周期=0.125X4=0.5us

(2)平均指令執(zhí)行時間是_L=25LU

(3)每一個指令周期含浮他個機(jī)器周期

(4)在機(jī)器周期所含時鐘周期數(shù)相同的前提下，兩機(jī)平均指令執(zhí)行速度與它們的主頻有關(guān)，即

A機(jī)的平均指令送叟_主嫁

亙機(jī)的平而更否更愛"而至蕨

則B機(jī)的平均指令執(zhí)行速度■”?*2里?N06VIPS

8MHz

2、設(shè)某機(jī)有四個中斷源A、B、C、D,其硬件排隊(duì)器的優(yōu)先次序?yàn)锳>B>C>D,現(xiàn)要求將

中斷處理次序改為D>A>C>B.按下圖的時間軸給出的四個中斷源請求時刻.

(1)寫出每一個中斷源對應(yīng)的屏蔽字。

(2)畫出CPU執(zhí)行程序的軌跡。設(shè)每一個中斷源的中斷服務(wù)程序的執(zhí)行時間是20us

程序

510152030405060708090

tftt，（同

BDAC

（1）在中斷處理次序改為D>A>C〉B后，每一個中斷源新的屏蔽字如表所示。（4分）

屏蔽字

中斷源

ABCD

A1110

B0100

C0110

D1111

（2）根據(jù)新的娘次序，CPU執(zhí)行iff的軌跡如圖所示2分）

程序

DfV序

3、某機(jī)主存容量為曲X16位,且存儲字長等于指令字長，若該機(jī)的指令系統(tǒng)具備97種操

作。操作碼位數(shù)固定且具有直接、間接、即將、相對、基址五種尋址方式。（本小題6分）

⑴畫出一地址指令格式并指出舊段的作用；

⑵該指令直接尋址的最大范圍（十進(jìn)制表示）；

⑶一次間址的尋址范圍（十進(jìn)制表示）；

（4）相對尋址的位移量（十進(jìn)制表示）o

1.（5分）答：

（1）一地址指令格式為（1分）

0PMA

0P操作碼字段，共7位，可反映85種操作；

M尋址方式特征字段，共3位，可反映6種尋址方式；

A形式地址字段，共16-7-3=6位（1分）

⑵直接尋址的最大范圍為26二64（1分）

（3）由于存儲字長為32位，故一次間址的尋址范圍為76二65536（1分）

（4）相對尋址的位移量為-32?+31（1分）

4、某計(jì)算機(jī)字長32位，有16個通用寄存器，主存容量為1M字，采用電字長;地址指令，共

有64條指令，試采用四種尋址方式(寄存器、直接、變址、相對)設(shè)計(jì)指令格式。

四。解：64條指令需占用操作碼字段(0P)6位，源寄存器和目標(biāo)寄存器各4位，尋址模

式(x)2位，形式地址(D)16位，其指令格式如下：

3126252221181716150

0Pl目標(biāo)|源|X|D|

尋址模式定義如下：

x=oo寄存器尋址操作數(shù)由源寄存器號和目標(biāo)寄存器號指定

X=01直接尋址有效地址E=(D)

X=10變址尋址有效地址E=(R,)+D

X=11相對尋址有效地址E=(PC)+D

其中R.為變址寄存器(10位)，PC為程序計(jì)數(shù)器(20位)，位移量D可正可負(fù)。該指令格

式可以實(shí)現(xiàn)曲型，RS型尋址功能。

5、有一個16KX16位的存儲器，由1KX4位的DRAM芯片構(gòu)成(芯片是64X64

結(jié)構(gòu))。問：

⑴共需要多少RAM芯片？

(2)存儲體的組成框圖

(3)采用異步刷新方式，如單元刷新間隔不超過2ms,則刷新信號周期是多少

(4)如采用集中刷新方式，存儲器刷新一遍至少用多少讀/寫周期？死時間率是多少？

(1)存儲器的總?cè)萘繛?6Kxi6位-256K位，所以用RAM芯片為4K位，故芯片總數(shù)為256K

位/4K位=64片。

(2)由于存儲單元數(shù)為16K,故地址長度為14位(設(shè)AP~Ao)。芯片單元數(shù)為1K則占用地址

長度為10位(Ag~Ap)°每一組16位(4片)，共16組，組與組間譯碼采用4;16譯碼。

組成框圖如圖2所示。

二二二二

Da-Do

CS:CS:C$$

|1i]]1|

4.6澤碼器

AaiAuAsu

圖2組成框圖

(3)采用異步刷新方式，在21ns時間內(nèi)分散地把芯片64行刷新一遍，故刷新信號的時間間隔

為2m$/64=31.25us,即可取刷新信號周期為30us。

(4)如采用集中刷新方式，假定T為讀/寫周期，如16組同時進(jìn)行刷新，則所需刷新時間為

64T。設(shè)T單位為us,2ms-2000us,則死時間率-64T/2000X100%o

6、已知：兩浮點(diǎn)數(shù)x=0.”01x210,y=0.1011x201求：x+y

答：x、y在機(jī)器中以補(bǔ)碼表示為（1分）

[x]=00,10;00.1101

[y