《Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)-原理、實(shí)例及仿真》課件第6章

第6章任務(wù)、函數(shù)及其他6.1任務(wù)6.2函數(shù)6.3預(yù)處理指令6.4系統(tǒng)任務(wù)和函數(shù)

6.1任務(wù)

任務(wù)(task)是通過(guò)調(diào)用來(lái)執(zhí)行的，而且只有在調(diào)用時(shí)才執(zhí)行。設(shè)計(jì)者將具有一定功能的VerilogHDL代碼封裝在任務(wù)中，然后在其他需要的地方進(jìn)行調(diào)用。在定義任務(wù)時(shí)，設(shè)計(jì)者可以為其添加輸入和輸出端口，用于在任務(wù)調(diào)用時(shí)傳遞參數(shù)。另外，任務(wù)可以彼此調(diào)用，而且任務(wù)內(nèi)還可以調(diào)用函數(shù)。任務(wù)可以包含帶時(shí)序控制的語(yǔ)句，如#delays、@、wait等。當(dāng)調(diào)用帶時(shí)序控制的任務(wù)時(shí)，任務(wù)返回時(shí)的時(shí)間和調(diào)用時(shí)的時(shí)間可能不相同。6.1.1任務(wù)的定義

任務(wù)定義的語(yǔ)法格式如下：

【例6.1】任務(wù)定義舉例。6.1.2任務(wù)的調(diào)用

任務(wù)調(diào)用的語(yǔ)法格式如下：

<任務(wù)名>(端口1，端口2，…，端口n);

例如：

my_task(v,w,x,y,z);

任務(wù)調(diào)用變量(v,w,x,y,z)和任務(wù)定義時(shí)的I/O變量(a,b,c,d,e)的順序是一一對(duì)應(yīng)的。當(dāng)任務(wù)啟動(dòng)時(shí)，由v、w和x傳入的變量賦給了a、b和c，而當(dāng)任務(wù)完成后的輸出又通過(guò)c、d和e賦給了x、y和z。

【例6.2】定義一個(gè)完成兩個(gè)操作數(shù)按位與操作的任務(wù)，然后在后面的算術(shù)邏輯單元的描述中調(diào)用該任務(wù)完成與操作。通過(guò)上面的例子，在使用任務(wù)時(shí)，應(yīng)注意以下幾點(diǎn)：

(1)任務(wù)的定義與調(diào)用須在一個(gè)module模塊內(nèi)；

(2)定義任務(wù)時(shí)，沒(méi)有端口名列表，但需要緊接著進(jìn)行輸入、輸出端口和數(shù)據(jù)類(lèi)型的說(shuō)明。

(3)當(dāng)任務(wù)被調(diào)用時(shí)，任務(wù)被激活。任務(wù)的調(diào)用與模塊的調(diào)用相同，都是通過(guò)任務(wù)名調(diào)用來(lái)實(shí)現(xiàn)的。調(diào)用時(shí)，須列出端口名列表，端口名的排序和類(lèi)型必須與任務(wù)定義中的相

一致。

(4)一個(gè)任務(wù)可以調(diào)用別的任務(wù)和函數(shù)，可以調(diào)用的任務(wù)和函數(shù)個(gè)數(shù)不限。

【例6.3】任務(wù)參數(shù)傳遞示例。

6.2函數(shù)

函數(shù)和任務(wù)一樣，也用來(lái)定義一個(gè)可重復(fù)調(diào)用的模塊。不同的是，函數(shù)可以返回一個(gè)值，因此可以出現(xiàn)在等號(hào)右邊的表達(dá)式中，而任務(wù)的返回值只能通過(guò)任務(wù)的輸出端口來(lái)獲得；對(duì)任務(wù)的調(diào)用是一個(gè)完整的語(yǔ)句，而函數(shù)的調(diào)用通常出現(xiàn)在賦值語(yǔ)句的右邊，函數(shù)的返回值可以用于表達(dá)式的進(jìn)一步計(jì)算。函數(shù)的特點(diǎn)如下：

(1)函數(shù)定義不能包含任何時(shí)序控制語(yǔ)句。

(2)函數(shù)必須含有輸入，但不能有輸出或雙向信號(hào)。

(3)函數(shù)中不使用非阻塞賦值語(yǔ)句。

(4)一個(gè)函數(shù)只能返回一個(gè)值，該值的變量名與函數(shù)同名，數(shù)據(jù)類(lèi)型默認(rèn)為reg類(lèi)型。

(5)傳遞給函數(shù)參數(shù)的順序與函數(shù)定義時(shí)輸入?yún)?shù)聲明的順序相同。

(6)函數(shù)定義必須包含在模塊定義之內(nèi)。

(7)函數(shù)不能調(diào)用任務(wù)，但任務(wù)可以調(diào)用函數(shù)。

(8)雖然函數(shù)只能返回一個(gè)值，但是它們的返回值可以直接賦給一個(gè)信號(hào)拼接，從而使它們等效多個(gè)輸出。例如:

{o1,o2,o3,o4}=f_or_and(a,b,c,d,e);

(9)自動(dòng)函數(shù)有獨(dú)立的本地變量，可以同時(shí)在多處調(diào)用或遞歸調(diào)用，其語(yǔ)法格式如下：

functionautomatic函數(shù)名；6.2.1函數(shù)的定義

函數(shù)的目的是返回一個(gè)值，以用于表達(dá)式的計(jì)算。函數(shù)的語(yǔ)法格式如下：

【例6.4】邏輯運(yùn)算示例。6.2.2函數(shù)的調(diào)用

與任務(wù)一樣，函數(shù)也是在被調(diào)用時(shí)才執(zhí)行，調(diào)用函數(shù)的語(yǔ)法格式如下：

<函數(shù)名>(<表達(dá)式1><表達(dá)式2>…<表達(dá)式N>)；

其中，<函數(shù)名>為要調(diào)用的函數(shù)名；<表達(dá)式1><表達(dá)式2>?…?<表達(dá)式N>是傳遞給函數(shù)的輸入?yún)?shù)列表，其順序必須與函數(shù)定義時(shí)所聲明順序相同。

例如，使用連續(xù)賦值語(yǔ)句調(diào)用函數(shù)get0時(shí)可以采用如下語(yǔ)句：

assignout=is_legal?get0(in):1'b0;

【例6.5】用函數(shù)定義一個(gè)8-3編碼器。

6.3預(yù)?處?理?指?令

與C語(yǔ)言一樣，VerilogHDL語(yǔ)言也提供了編譯預(yù)處理的功能?！邦A(yù)處理指令”是VerilogHDL編譯系統(tǒng)的一個(gè)組成部分。VerilogHDL編譯系統(tǒng)通常先對(duì)一些特殊的命令進(jìn)行“預(yù)處理”，然后將預(yù)處理的結(jié)果和源程序一起再進(jìn)行通常的編譯

處理。

1．宏定義命令`define和`undef

(1)`define指令是用一個(gè)指定的標(biāo)識(shí)符(即名字)來(lái)代表一個(gè)字符串，它的一般形式為：

`define<宏名>(標(biāo)識(shí)符)字符串

例如：

`definesumina+inb+inc+ind例如：

(2)?`undef指令用于取消前面定義的宏。例如：

2．條件編譯命令`ifdef、`else、`endif

通常，VerilogHDL源程序中所有的行都會(huì)被編譯器編譯(注釋除外)，但有時(shí)設(shè)計(jì)者希望對(duì)其中的一部分內(nèi)容只有在滿(mǎn)足條件時(shí)才進(jìn)行編譯，也就是對(duì)一部分內(nèi)容指定編譯的條件，當(dāng)條件滿(mǎn)足時(shí)對(duì)一組語(yǔ)句進(jìn)行編譯，而當(dāng)條件不滿(mǎn)足時(shí)則編譯另一部分，這就是“條件編譯”。條件編譯命令有以下幾種形式。

(1)?形式一：

`ifdef宏名(標(biāo)識(shí)符)

程序段1

`else

程序段2

`endif

(2)形式二：

`ifdef宏名(標(biāo)識(shí)符)

程序段1

`endif

【例6.6】條件編譯舉例。

3．文件包含命令`include

VerilogHDL語(yǔ)言提供了`include命令用來(lái)實(shí)現(xiàn)“文件包含”的操作，使用`include編譯命令，在編譯時(shí)能把其指定的整個(gè)文件包括進(jìn)來(lái)一起處理，即將另外的文件包含到本文件之中。其一般形式為：

`include“文件名”需要注意的是：

(1)一個(gè)`include命令只能指定一個(gè)被包含文件。如果要包含多個(gè)文件，需要多個(gè)`include命令，但可以將多個(gè)`include命令寫(xiě)在一行。例如：

(2)被包含文件名可以是相對(duì)路徑名，也可以是絕對(duì)路徑名。例如：

`include“parts/counter.v”

`include“../../library/mux.v”

(3)文件包含可以嵌套，file1.v包含file2.v，而file2.v可以再包含file3.v。但是在file1.v中被包含的底層文件應(yīng)該按由底至上的順序書(shū)寫(xiě)文件包含聲明。例如圖6.1的文件包含關(guān)系中，file1.v中文件包含聲明的先后順序應(yīng)該如下：

`include“file4.v”

`include“file3.v”

`include“file2.v”

…

合理地使用`include可以使程序條理清楚、易于查錯(cuò)。圖6.1`include文件包含關(guān)系

4．時(shí)間尺度命令?`timescale

`timescale命令用來(lái)定義跟在該命令后模塊的時(shí)間單位和時(shí)間精度。它的命令格式如下：

`timescale<時(shí)間單位>/<時(shí)間精度>

其中，<時(shí)間單位>用來(lái)定義模塊中仿真時(shí)間和延遲時(shí)間的基準(zhǔn)單位；<時(shí)間精度>用來(lái)聲明該模塊仿真時(shí)間的精確程度，該參量用來(lái)對(duì)延遲時(shí)間值進(jìn)行取整操作(仿真前)，因此該參量又被稱(chēng)為取整精度。在`timescale命令中，用于說(shuō)明時(shí)間單位和時(shí)間精度參量值的數(shù)字必須是整數(shù)，且其有效數(shù)字為1、10、100，單位為秒(s)、毫秒(ms)、微秒(us)、納秒(ns)、皮秒(ps)、毫皮秒(fs)。這幾種時(shí)間單位和時(shí)間精度參量值參見(jiàn)表6.1。

6.4系統(tǒng)任務(wù)和函數(shù)

VerilogHDL提供了內(nèi)置的系統(tǒng)任務(wù)和函數(shù)，即在語(yǔ)言中預(yù)定義的任務(wù)和函數(shù)。以?$字符開(kāi)始的標(biāo)識(shí)符表示系統(tǒng)任務(wù)或系統(tǒng)函數(shù)，以區(qū)別用戶(hù)自定義的任務(wù)和函數(shù)。這些系統(tǒng)任務(wù)和函數(shù)提供了非常強(qiáng)大的功能，有興趣的讀者可以參閱VerilogHDL語(yǔ)言參考手冊(cè)。6.4.1顯示任務(wù)

1．顯示和寫(xiě)入任務(wù)

顯示任務(wù)將特定信息輸出到標(biāo)準(zhǔn)輸出設(shè)備，并且?guī)в行薪Y(jié)束字符；寫(xiě)入任務(wù)輸出特定信息時(shí)不帶有行結(jié)束符。

顯示任務(wù)的幾種形式：$display、$displayb、$displayh、$displayo。

寫(xiě)入任務(wù)的幾種形式：$write、$writeb、$writeh、$writeo。

顯示和寫(xiě)入任務(wù)的語(yǔ)法格式如下：

$display(“格式控制符”，輸出變量名列表);

$write("格式控制符"，輸出變量名列表);其作用是輸出信息，即將輸出變量名列表(可以是表達(dá)式、變量或其他函數(shù))按格式控制符給定的格式輸出。這兩個(gè)任務(wù)的作用基本相同。

例如：

$display("a=%hb=%h",a,b);在$display和$write中，其輸出格式控制符是用雙引號(hào)括起來(lái)的字符串，它包括兩種信息：

(1)格式說(shuō)明，由“%”和格式字符組成。它的作用是將輸出的數(shù)據(jù)轉(zhuǎn)換成指定的格式后輸出。格式說(shuō)明總是由“%”字符開(kāi)始的，對(duì)于不同類(lèi)型的數(shù)據(jù)用不同的格式控制符。表6.2中給出了常用的幾種輸出格式控制符。

(2)普通字符，即需要原樣輸出的字符。一些特殊的控制符和字符可以通過(guò)表6.3中的轉(zhuǎn)換來(lái)輸出。

2．探測(cè)任務(wù)

探測(cè)任務(wù)是在指定時(shí)間顯示仿真數(shù)據(jù)，但這種任務(wù)的執(zhí)行要推遲到當(dāng)前時(shí)刻結(jié)束時(shí)才顯示仿真數(shù)據(jù)。它有4種形式：$strobe、$strobeb、$strobeh、$strobeo。

其語(yǔ)法格式如下：

$strobe("格式控制符"，輸出變量名列表);

3．監(jiān)控任務(wù)

監(jiān)控任務(wù)是指連續(xù)監(jiān)控指定的參數(shù)。只要參數(shù)表中的參數(shù)值發(fā)生變化，整個(gè)參數(shù)表就在當(dāng)前仿真時(shí)刻結(jié)束時(shí)顯示。監(jiān)控任務(wù)有4種形式：$monitor、$monitorb、$monitorh、$monitoro。

監(jiān)控任務(wù)的語(yǔ)法格式如下：

$monitor("格式控制符"，輸出變量名列表);6.4.2文件輸入/輸出任務(wù)

VerilogHDL語(yǔ)言提供了豐富的文件操作任務(wù)，使設(shè)計(jì)者能方便地對(duì)磁盤(pán)上的文件進(jìn)行操作。

1．文件的打開(kāi)和關(guān)閉

在對(duì)任務(wù)文件進(jìn)行讀/寫(xiě)操作時(shí)，必須先將文件打開(kāi)，并且獲取一個(gè)文件描述符，以便對(duì)其進(jìn)行存放。$fopen和$fclose任務(wù)分別用來(lái)打開(kāi)和關(guān)閉某個(gè)文件，其語(yǔ)法格式如下：

integerfile_pointer=$fopen(file_name)；

$fclose(file_pointer)；

【例6.7】$fopen和$fclose任務(wù)的用法示例。

2．輸出到文件

在文件打開(kāi)后，顯示、寫(xiě)入、探測(cè)和監(jiān)控等系統(tǒng)任務(wù)都可以向文件輸出數(shù)據(jù)，將信息寫(xiě)入文件。這些任務(wù)有?$fdisplay、$fdisplayb、$fdisplayh、$fdisplayo、$fwrite、$fwriteb、$fwriteh、$fwriteo、$fstrobe、$fstrobeb、$fstrobeh、$fstrobeo、$fmonitor、$fmonitorb、$fmonitorh、$fmonitoro。這些任務(wù)的使用方法和效果與$display、$write和$monitor等任務(wù)的基本相同。不同的是，這些任務(wù)是將信息輸出到指定的文件。也就是說(shuō)，在使用時(shí)只需要增加一個(gè)參數(shù)即第一個(gè)參數(shù)，該參數(shù)是文件指針(指示要把信息寫(xiě)入哪個(gè)文件)。其語(yǔ)法格式如下：

【例6.8】$fdisplay任務(wù)的用法示例。

3．從文件中讀取數(shù)據(jù)

有兩個(gè)系統(tǒng)任務(wù)能夠從文本文件中讀取數(shù)據(jù)，并將數(shù)據(jù)加載到存儲(chǔ)器，它們是$readmemb(讀取二進(jìn)制格式數(shù))和$readmemh(讀取十六進(jìn)制格式數(shù))。

其語(yǔ)法格式如下：

$readmemb/h(“文件名”，數(shù)組變量);

$readmemb/h(“文件名”，數(shù)組變量，起始地址);

$readmemb/h("文件名"，數(shù)組變量，起始地址，結(jié)束地址);

【例6.9】沒(méi)有設(shè)定地址范圍。

reg[3:0]mem_A[63:0];

initial

$readmemb(“mem.txt”,mem_A);

讀入的每個(gè)數(shù)字都被依次指派給從0開(kāi)始到63的存儲(chǔ)器單元。

【例6.10】設(shè)定了地址范圍。

reg[3:0]mem_A[63:0];

initial

$readmemb(“mem.txt”,mem_A,15,30);

讀取的第一個(gè)數(shù)據(jù)放在存儲(chǔ)器的地址15中，下一個(gè)數(shù)據(jù)存儲(chǔ)在地址16中，依此類(lèi)推，直到地址30。6.4.3時(shí)間標(biāo)度任務(wù)

時(shí)間標(biāo)度任務(wù)$printtimescale用于給出指定模塊的時(shí)間單位和時(shí)間精度(時(shí)間單位和時(shí)間精度是由編譯指令`timescale定義或系統(tǒng)默認(rèn)的)。

時(shí)間格式任務(wù)$timeformat用于指定當(dāng)格式化字符出現(xiàn)%t時(shí)，應(yīng)以何種格式打印當(dāng)前仿真時(shí)間。$timeformat的語(yǔ)法格式如下：

$timeformat(時(shí)間單位數(shù)，時(shí)間精度，后綴，最小寬度)；6.4.4仿真控制任務(wù)

仿真控制任務(wù)用于使仿真進(jìn)程停止，這類(lèi)系統(tǒng)任務(wù)有?$finish和$stop。

系統(tǒng)任務(wù)$finish的作用是退出仿真器，返回主操作系統(tǒng)，也就是結(jié)束仿真過(guò)程。$stop用于在仿真過(guò)程中中斷仿真。$finish和$stop的用法相同，其語(yǔ)法格式如下：

$stop；

$stop(n)；

$finish；

$finish(n)；6.4.5時(shí)序驗(yàn)證任務(wù)

時(shí)序驗(yàn)證任務(wù)包括$setup、$hold、$setuphold、$width、$period、$skew、$recovery和$nochange。這些系統(tǒng)任務(wù)需要定義參數(shù)，并根據(jù)這些參數(shù)檢查系統(tǒng)時(shí)序(如建立時(shí)間、保持時(shí)間、脈沖寬度及時(shí)鐘偏斜等)，若存在時(shí)序沖突或時(shí)序錯(cuò)誤就會(huì)報(bào)告出錯(cuò)。這類(lèi)任務(wù)的詳細(xì)用法可以參閱VerilogHDL標(biāo)準(zhǔn)文檔。6.4.6仿真時(shí)間函數(shù)

仿真時(shí)間函數(shù)是一個(gè)使用較多的系統(tǒng)函數(shù)，該函數(shù)用于返回當(dāng)前的仿真時(shí)間，共有3種類(lèi)型：$time、$stime和$realtime。

$time可以返回一個(gè)64?位的整數(shù)表示的當(dāng)前仿真時(shí)刻值，$stime返回32位的仿真時(shí)間，$realtime是向調(diào)用它的模塊返回實(shí)型仿真時(shí)間。該時(shí)間是以模塊的仿真時(shí)間尺度為基準(zhǔn)的。仿真時(shí)間函數(shù)可以在$display和$monitor等函數(shù)中調(diào)用。

【例6.11】仿真時(shí)間函數(shù)用法示例。在這個(gè)例子中，模塊time_dif想在時(shí)刻16?ns時(shí)設(shè)置寄存器set為0，在時(shí)刻32?ns時(shí)設(shè)置寄存器set為1，但是由$time記錄的set變化時(shí)刻在每行開(kāi)始處的時(shí)間顯示都是整數(shù)形式，所以1.6和3.2經(jīng)取整后為2和3輸出。如果將上面程序中的$time改為$realtime：

$monitor($realtime,,,“set=%b”,set);

則仿真輸出變?yōu)?/p>

0set=x

1.6set=0

3.2s