《Multisim電子電路仿真教程》課件第7章

第7章

數(shù)字電子技術Multisim仿真實驗

7.1集成門電路仿真實驗

7.2組合邏輯電路的分析與設計

7.3編碼器仿真實驗7.4譯碼器仿真實驗

7.5數(shù)據(jù)選擇器仿真實驗

7.6組合邏輯電路中的競爭冒險現(xiàn)象仿真

7.7觸發(fā)器仿真實驗

7.8移位寄存器仿真實驗

7.9計數(shù)器仿真實驗

7.10任意N進制計數(shù)器仿真實驗

7.11555應用電路仿真實驗

7.12DAC電路仿真實驗

7.13ADC電路仿真實驗

7.1集成門電路仿真實驗

1．實驗要求與目的

(1)驗證常用門電路的功能。

(2)掌握集成門電路的邏輯功能。

2．實驗原理

集成邏輯門電路是最簡單、最基本的數(shù)字集成元件，任何復雜的組合邏輯電路和時序邏輯電路都是由邏輯門電路通過適當?shù)倪壿嫿M合連接而成的。常用的基本邏輯門電路有：與門、或門、非門、與非門、或非門等。

3．實驗電路及步驟

(1)TTL2輸入與門邏輯功能驗證。實驗電路如圖7-1所示。打開仿真開關，切換單刀雙擲開關J1和J2，觀察探測器的亮滅，驗證集成與門74LS08的邏輯功能。探測器亮表示輸出高電平1，滅表示輸出低電平0。

圖7-1與門邏輯功能驗證電路

(2)TTL2輸入與非門邏輯功能驗證。實驗電路如圖7-2所示。打開仿真開關，切換單刀雙擲開關J1和J2，觀察探測器的亮滅，驗證集成與非門74LS00的邏輯功能。

(3)TTL2輸入或非門邏輯功能驗證。實驗電路如圖7-3所示。打開仿真開關，切換單刀雙擲開關J1和J2，觀察探測器的亮滅，驗證集成或非門74LS02的邏輯功能。

圖7-2與非門邏輯功能驗證電路

圖7-3或非門邏輯功能驗證電路

(4)TTL非門邏輯功能驗證。實驗電路如圖7-4所示。打開仿真開關，切換單刀雙擲開關J1，觀察探測器的亮滅，驗證集成非門74LS04的邏輯功能。

圖7-4非門邏輯功能驗證電路

(5)TTL異或門邏輯功能驗證。實驗電路如圖7-5所示。打開仿真開關，切換單刀雙擲開關J1和J2，觀察探測器的亮滅，驗證集成異或門74LS386的邏輯功能。

圖7-5異或門邏輯功能驗證電路

4．思考題

(1)自己構建電路，對其他集成電路的邏輯功能進行仿真驗證。

(2)對CMOS集成門電路進行仿真驗證。

7.2組合邏輯電路的分析與設計

1．實驗要求與目的

(1)利用邏輯轉換儀對組合邏輯電路進行分析與設計。

(2)掌握組合邏輯電路的分析與設計方法。

2．實驗原理

組合邏輯電路是一種重要的數(shù)字邏輯電路。組合邏輯電路的穩(wěn)定輸出在任何時刻僅僅取決于同一時刻輸入信號的取值組合，而與電路以前的狀態(tài)無關。

根據(jù)給定的邏輯電路確定其邏輯功能的過程稱為電路的分析過程；根據(jù)邏輯要求求解邏輯電路的過程稱為電路的設計過程。

邏輯轉換儀是在Multisim2001軟件中常用的數(shù)字邏輯電路設計和分析的儀器，使用方便、簡單，能很好地輔助電路的分析與設計。

3．實驗電路及步驟

1)利用邏輯轉換儀對給定的邏輯電路進行分析

(1)按圖7-6所示連接電路。

圖7-6待分析的組合邏輯電路

(2)雙擊邏輯轉換儀圖標，在邏輯轉換儀面板上單擊按鈕(由邏輯電路轉換為真值表)，立刻得到電路的真值表，再單擊按鈕(由真值表轉換為簡化邏輯函數(shù)表達式)，在面板的下面得到簡化后的邏輯表達式。分析結果如圖7-7所示。

觀察真值表發(fā)現(xiàn)，在A、B、C三個輸入變量中有兩個或兩個以上為1時，輸出為1，否則輸出為0，因此這個電路是一個三人表決電路。

圖7-7經(jīng)分析得到的真值表和表達式

2)利用邏輯轉換儀設計邏輯電路

圖7-8真值表

(1)設計要求：設計一個火災報警控制電路。該報警系統(tǒng)設有煙感、溫感和紫外線感三種不同類型的火災探測器。為了防止誤報警，只有當其中兩種或兩種以上的探測器發(fā)出火災探測信號時，報警系統(tǒng)才產(chǎn)生控制信號。

(2)探測器發(fā)出的火災探測信號有兩種可能：一種是高電平(1)，表示有火災報警；一種是低電平(0)，表示無火災報警。設A、B、C分別表示煙感、溫感和紫外線感三種探測器的探測信號，為報警電路的輸入信號；設Y為報警電路的輸出。在邏輯轉換儀面板上根據(jù)設計要求列出真值表，如圖7-8所示。

(3)在邏輯轉換儀面板上單擊按鈕后，得到圖7-8所示面板下方的邏輯函數(shù)表達式。

(4)再單擊按鈕，得到圖7-9所示的邏輯電路。

圖7-9設計的報警控制電路

4．思考題

(1)設計一個四變量一致電路，要求用與非門來實現(xiàn)。

(2)利用邏輯轉換儀對圖7-10所示邏輯電路進行分析。

圖7-10待分析的組合邏輯電路

7.3編碼器仿真實驗

1．實驗要求與目的

(1)構建編碼器實驗電路。

(2)分析8線-3線優(yōu)先編碼器74LS148的邏輯功能。

2．實驗原理

編碼器的邏輯功能是將輸入的每一個信號編成一個對應的二進制代碼。優(yōu)先編碼器的特點是允許編碼器同時輸入兩個以上編碼信號，但只對優(yōu)先級別最高的信號進行編碼。

8線-3線優(yōu)先編碼器74LS148有8個信號輸入端，輸入端為低電平時表示請求編碼，為高電平時表示沒有編碼請求；有3個編碼輸出端，輸出3位二進制代碼；編碼器還有一個使能端EI，當其為低電平時，編碼器才能正常工作；還有兩個輸出端GS和E0，用于擴展編碼功能，GS為0表示編碼器處于工作狀態(tài)，且至少有一個信號請求編碼；E0為0表示編碼器處于工作狀態(tài)，但沒有信號請求編碼。

3．實驗電路

構建8線-3線優(yōu)先編碼器的實驗電路，如圖7-11所示。輸入信號通過單刀雙擲開關接優(yōu)先編碼器的輸入端，開關通過鍵盤上的A～H鍵控制接高電平(VCC)或低電平(地)。使能端通過Space鍵控制接高電平或低電平。輸出端接邏輯探測器的監(jiān)測輸出。

圖7-118線-3線優(yōu)先編碼器74LS148實驗電路

4．實驗步驟

(1)按圖7-11連接電路。

(2)打開仿真開關，按Space鍵使EI輸入端輸入高電平，觀察探測器的輸出。

(3)按Space鍵使EI輸入端輸入低電平，在輸入端依次輸入低電平，觀察探測器的變化。

(4)在輸入端同時輸入兩個以上的低電平，觀察探測器的變化。

5．實驗數(shù)據(jù)及結論

實驗結果如表7-1所示。

表7-1優(yōu)先編碼器74LS148功能表

優(yōu)先編碼器74LS148輸入端低電平有效，低電平表示有編碼請求。三個編碼輸出端A2、A1、A0以反碼形式輸出三位二進制代碼。EI是使能端，當其為低電平時，編碼器才能正常工作。GS和E0為輸出端。當編碼器處于工作狀態(tài)，并且輸入端至少有一個信號請求編碼時，GS輸出0；當編碼器處于工作狀態(tài)，且輸入端沒有信號請求編碼時，E0輸出0。

6．思考題

將兩片優(yōu)先編碼器74LS148擴展成16線-4線編碼器，并進行功能仿真。

7.4譯碼器仿真實驗

1．實驗要求與目的

(1)構建3線-8線譯碼器實驗電路。

(2)分析3線-8線譯碼器74LS138的邏輯功能。

(3)構建顯示譯碼器的實驗電路。

(4)分析7段顯示譯碼器74LS47的邏輯功能。

2．實驗原理

譯碼是編碼的逆過程。譯碼器就是將輸入的二進制代碼翻譯成輸出端的高、低電平信號。3線-8線譯碼器74LS138有3個代碼輸入端和8個信號輸出端。此外還有G1、G2A、G2B使能控制端，只有當G1=1、G2A=0、G2B=0時，譯碼器才能正常工作。

7段LED數(shù)碼管俗稱數(shù)碼管，其工作原理是將要顯示的十進制數(shù)分成7段，每段為一個發(fā)光二極管，利用不同發(fā)光段的組合來顯示不同的數(shù)字。74LS48是顯示譯碼器，可驅動共陰極的7段LED數(shù)碼管。

3．實驗電路

由74LS138構成的實驗電路如圖7-12所示。調用字信號發(fā)生器產(chǎn)生數(shù)字信號，作為譯碼器的輸入信號。輸出端連接8個邏輯探測器，觀察8路輸出信號的高低電平狀態(tài)。使能端G1接高電平，G2A和G2B接低電平。

圖7-123線-8線譯碼器74LS138實驗電路

74LS48顯示譯碼器的實驗電路如圖7-13所示。調用字信號發(fā)生器輸入8421BCD碼，3個單刀雙擲開關控制LT、RBI和BI/RBO接高電平或低電平，輸出端接7個邏輯探測器，監(jiān)測輸出電平的高低，同時驅動7段LED共陰極數(shù)碼管。

圖7-1374LS48顯示譯碼器的實驗電路

4．實驗步驟

(1)按圖7-12連接電路。雙擊字信號發(fā)生器圖標，打開字信號發(fā)生器面板，按圖7-14所示的內(nèi)容設置字信號發(fā)生器的各項內(nèi)容。

(2)打開仿真開關，不斷單擊字信號發(fā)生器面板上的單步輸出Step按鈕，觀察輸出信號與輸入代碼的對應關系，并記錄下來。

(3)按圖7-13連接電路。雙擊字信號發(fā)生器圖標，打開字信號發(fā)生器面板，按圖7-15所示的內(nèi)容設置字信號發(fā)生器的各項內(nèi)容。

(4)打開仿真開關，按A鍵控制～BI/RBO接高電平或低電平，觀察輸出信號和數(shù)碼管的顯示；當BI/RBO接高電平時，按C鍵使～LT接低電平，觀察輸出信號和數(shù)碼管的顯示。

(5)～LT、～RBI和～BI/RBO都接高電平時，按字信號發(fā)生器面板上的單步輸出按鈕Step，觀察輸出信號與輸入代碼的對應關系，并記錄下來。

圖7-14字信號發(fā)生器的設置

圖7-15字信號發(fā)生器的設置

5．實驗數(shù)據(jù)及結論

74LS138的實驗結果如表7-2所示。由結果可看出，74LS1383線-8線譯碼器的輸出是低電平有效。

表7-23線-8線譯碼器74LS138的功能表

表7-3顯示譯碼器74LS48的功能表

6．思考題

(1)將兩片3線-8線譯碼器74LS148擴展成16線-4線譯碼器，并進行功能仿真。

(2)設計電路顯示06.050，要求最前和最后的兩個零要滅掉，中間的零要顯示出來。

7.5數(shù)據(jù)選擇器仿真實驗

1．實驗要求與目的

(1)構建數(shù)據(jù)選擇器的實驗電路。

(2)分析數(shù)據(jù)選擇器的邏輯功能。

2．實驗原理

數(shù)據(jù)選擇器是能從一組輸入數(shù)據(jù)中選出某一個輸出的電路。74LS153是集成雙4選1的數(shù)據(jù)選擇器。當?shù)刂反aG1、G0端輸入不同的地址時，74LS153能從4個輸入數(shù)據(jù)中選出相應的一個，從輸出端輸出。

3．實驗電路

數(shù)據(jù)選擇器實驗電路如圖7-16所示。

4．實驗步驟

(1)按圖7-16連接數(shù)據(jù)選擇器實驗電路。地址輸入開關設置為由A鍵和B鍵控制接高電平或低電平，使能端EN由C鍵控制，數(shù)據(jù)輸入由字信號發(fā)生器產(chǎn)生。字信號發(fā)生器按遞增編碼輸出，起始地址設置為0000，終止地址設置為000F，頻率設置為1kHz。電路的輸出和輸入都接到邏輯測試儀上以進行監(jiān)測。

(2)打開仿真開關，單擊字信號發(fā)生器循環(huán)Cycle鍵，控制使能端EN接高電平或低電平，觀察輸出信號。當使能端接低電平時，按A、B鍵改變地址輸入，使G1G0分別為00、01、10、11，觀察輸出信號。

圖7-16數(shù)據(jù)選擇器實驗電路

(3)記錄不同輸入時的輸出信號。圖7-17所示是使能端EN為低電平，G1G2為11時由邏輯分析儀觀察到的輸入、輸出信號。編號14、15、16、17對應的四路信號分別是第0、1、2、3路輸入信號，編號20對應的信號是輸出信號?？梢钥吹剑敵鲂盘柵c第3路信號是一樣的，此時數(shù)據(jù)選擇器選擇的是輸出第3路數(shù)據(jù)。

圖7-17邏輯分析儀的觀察結果

(4)將各種不同輸入信號的測試結果匯總成一個表格，即為數(shù)據(jù)選擇的功能表。74LS153的功能表如表7-4所示。

表7-474LS153的功能表

7.6組合邏輯電路中的競爭冒險現(xiàn)象仿真

1．實驗要求與目的

(1)分析給定組合邏輯電路有無冒險現(xiàn)象。

(2)采用修改邏輯設計的方法消除競爭冒險現(xiàn)象。

2．實驗原理

當組合邏輯電路的輸入信號發(fā)生變化時，由于門電路的延時作用，使信號從輸入經(jīng)過不同的通路傳輸?shù)捷敵黾壦璧臅r間不同，從而電路輸出可能違反邏輯功能的尖峰脈沖(0型冒險)。如果負載對尖峰脈沖敏感，就必須設法將其消除。常用的消除競爭冒險的方法有接入濾波電路、引入選通脈沖和修改邏輯設計。

3．實驗電路

綜合邏輯電路如圖7-18所示。

圖7-18組合邏輯電路

4．實驗步驟

(1)按圖7-18連接電路，輸入A、C接高電平，輸入B接脈沖信號，脈沖信號的頻率設置為1kHz，輸入信號B和輸出信號Y接示波器，以監(jiān)測輸入、輸出信號波形。

(2)由示波器觀察到的信號波形如圖7-19所示。

分析圖7-18所示的組合邏輯電路，輸出 ，當A=C=1時， ,輸出恒為1。

圖7-19組合邏輯電路的競爭冒險

再觀察輸出波形。在輸入信號B由1變0時，輸出出現(xiàn)了負尖脈沖，此時邏輯電路由于競爭冒險而產(chǎn)生了錯誤輸出；在輸入信號B由0變1時，電路也有競爭，但沒有產(chǎn)生錯誤的邏輯輸出。所以冒險一定是由競爭產(chǎn)生的，但競爭不一定會產(chǎn)生冒險。

如果電路對尖峰脈沖敏感，顯然錯誤的邏輯輸出會影響電路的正常工作，因此通常要設法將其消除。

(3)用修改邏輯的方法來消除電路中產(chǎn)生的競爭冒險。增加冗余項AC，即 。當A=C=1時，無論B如何變化，Y始終保持為1，不會再出現(xiàn)競爭冒險。修改后的邏輯電路如圖7-20所示。

圖7-20修改后的組合邏輯電路

(4)用示波器觀察輸入、輸出信號波形，如圖7-21所示?？梢钥吹?，在修改邏輯后，電路的輸出恒為1，消除了競爭冒險現(xiàn)象。

圖7-21修改邏輯后的電路波形

5．思考題

(1)設計一個可能會產(chǎn)生正尖峰脈沖冒險(1型冒險)的組合邏輯電路，并進行仿真。

(2)消除電路的競爭冒險，并進行仿真。

7.7觸發(fā)器仿真實驗

1．實驗要求與目的

(1)觀察并分析各種觸發(fā)器的邏輯功能。

(2)觀察異步置1、置0端的作用。

2．實驗原理

觸發(fā)器是構成時序邏輯電路的基本邏輯單元，具有記憶、存儲二進制信息的功能。根據(jù)邏輯功能的不同，可以將觸發(fā)器分為RS、JK、D、T觸發(fā)器等。同步觸發(fā)器受時鐘CP電平的控制；邊沿觸發(fā)器是指只能在時鐘CP上升沿或下降沿才能根據(jù)輸入信號進行狀態(tài)轉換，而在其他時刻輸入信號的變化不會影響輸出狀態(tài)的觸發(fā)器。

異步置1、置0端不受CP和輸入信號的控制，可以直接置觸發(fā)器狀態(tài)為1或0。

3．實驗電路和步驟

1)基本RS觸發(fā)

基本RS觸發(fā)器是各種觸發(fā)器電路中最簡單的一種。

(1)實驗電路：由與非門構成的基本RS觸發(fā)器如圖7-22所示，兩個輸入端用R鍵和S鍵控制。

(2)通過按R鍵和S鍵分別輸入00、01、10、11四種狀態(tài)，觀察輸出Q和的變化，并記錄下來。

當輸入端輸入00時，同時按R和S鍵，觀察輸出信號，會發(fā)現(xiàn)由于不可能做到完全同時，因此輸出的狀態(tài)是不確定的。

圖7-22由與非門構成的基本RS觸發(fā)器

表7-5由與非門構成的基本RS觸發(fā)器的功能表

2)同步RS觸發(fā)器

同步RS觸發(fā)器與基本RS觸發(fā)器相比多了一個同步時鐘CP信號，只有在同步信號到達時，觸發(fā)器才按輸入信號的狀態(tài)改變其輸出狀態(tài)。

(1)實驗電路：如圖7-23所示，同步RS觸發(fā)器的信號輸入及時鐘輸入均用開關控制，輸出用邏輯探測器監(jiān)測。

圖7-23同步RS觸發(fā)器

(2)按A鍵使CP輸入低電平，通過按B鍵和C鍵改變S和R輸入端的狀態(tài)，觀察并記錄觸發(fā)器輸出端Q和的狀態(tài)。

(3)按A鍵使CP輸入高電平，通過按B鍵和C鍵改變S和R輸入端的狀態(tài)，分別輸入00、01、10、11四種狀態(tài)，觀察輸出Q和的變化，并記錄下來。

表7-6同步RS觸發(fā)器的功能表

3)邊沿JK觸發(fā)器

74LS112集成芯片包含兩個完全獨立的邊沿JK觸發(fā)器。

(1)實驗電路：按圖7-24連接JK觸發(fā)器實驗電路。

圖7-24JK觸發(fā)器實驗電路

(2)分別按A、B、C、D、E鍵改變S、J、CLK、K、R的狀態(tài)，觀察輸出端Q的變化，探測器亮表示輸出高電平。將結果記錄在表7-7中。

當R=S=1，J=K=1時，輸入時鐘信號和輸出信號如圖7-25所示。為了觀察方便，將時鐘信號上移了0.2格，輸出信號下移了1.6格。從示波器顯示的波形可以看到，在時鐘信號的下降沿，輸出信號發(fā)生翻轉。

圖7-25J=K=1時JK觸發(fā)器輸出信號

表7-7邊沿JK觸發(fā)器功能表

4)邊沿D觸發(fā)器

74LS74集成芯片包含兩個完全獨立的邊沿D觸發(fā)器。

(1)實驗電路：按圖7-26連接D觸發(fā)器實驗電路。

圖7-26D觸發(fā)器實驗電路

(2)分別按A、B、C、D鍵改變

～PR、CLK、D、～CLR的狀態(tài)，觀察輸出端Q的變化，探測器亮表示輸出高電平。將結果記錄在表7-8中。

表7-8邊沿D觸發(fā)器功能表

當

～PR=～CLR=1時，不斷按C鍵切換D輸入端的狀態(tài)，用邏輯分析儀可同時觀察到時鐘信號、D信號和Q端輸出信號的時序波形，如圖7-27所示。

圖7-27D觸發(fā)器的時序波形

觀察邏輯分析儀顯示的時序波形可以看到，在時鐘信號的上升沿，輸出信號隨著輸入D信號的變化而變化。

由表7-8可見：直接置位端～PR和直接復位端～CLR不受時鐘CLK和D輸入信號的控制，低電平有效。74LS47是上升沿觸發(fā)的電路。

4．思考題

(1)如何將JK觸發(fā)器轉換為T觸發(fā)器?

(2)如何將D觸發(fā)器轉換為T觸發(fā)器?

7.8移位寄存器仿真實驗

1．實驗要求與目的

(1)設計一個用D觸發(fā)器構成的四位移位寄存器。

(2)掌握集成移位寄存器的測試和應用方法。

2．實驗原理

n位觸發(fā)器可構成n位寄存器，用來寄存n位二進制代碼。移位寄存器除了具有存儲代碼的功能外，還具有移位的功能，即寄存器中所存代碼能夠在移位脈沖的作用下，依次左移或右移。

集成芯片74LS194可以完成串行輸入左移/右移、并行輸入左移/右移、保持、異步復位等功能。

74LS194引腳功能如下：

>SL：左移數(shù)據(jù)輸入端；

>SR：右移數(shù)據(jù)輸入端；

>S1、S0：方式控制端；

>～CLR：異步復位端；

>DCBA：并行置數(shù)數(shù)據(jù)輸入端。

3．實驗電路

由D觸發(fā)器構成的移位寄存器實驗電路如圖7-28所示。集成移位寄存器74LS194實驗電路如圖7-29所示。

圖7-28由D觸發(fā)器構成的移位寄存器

4．實驗步驟

(1)按圖7-28連接電路。低位觸發(fā)器的輸出接高位觸發(fā)器的輸入，串行數(shù)據(jù)輸入端D通過單刀雙擲開關接高電平或低電平(數(shù)據(jù)1或0)，時鐘信號CLK接脈沖信號。

(2)按Space(空格)鍵，改變數(shù)據(jù)輸入，觀察邏輯探測器的亮滅。同時打開邏輯測試儀觀察時序波形。當輸入數(shù)據(jù)1時，可觀察到先是低位探測器1個亮，然后是2個亮，接下來是3個亮，然后是4個亮。如果不改變輸入，則一直是4個亮。若按Space鍵使D端輸入0，則輸出會一個一個地滅。

由時序測試儀測得的時序波形如圖7-30所示。

圖7-29集成移位寄存器74LS194實驗電路

圖7-30移位寄存器時序波形

(3)按圖7-29連接電路。時鐘信號CLK由脈沖信號源提供。S0、S1、SR、SL分別由A、B、C、D鍵控制接高電平或低電平，并行輸入DCBA=1011，輸出端接邏輯探測器。

(4)打開仿真開關，單擊A和B，使S1S0=11，觀察移位寄存器的輸出變化。

(5)按A鍵和B鍵，使S1S0=01。按C鍵，不斷改變右移輸入數(shù)據(jù)，觀察數(shù)據(jù)右移串行輸出。

(6)按A鍵和B鍵，使S1S0=10。按D鍵，不斷改變左移輸入數(shù)據(jù)，觀察數(shù)據(jù)左移串行輸出。

5．實驗結論

當74LS194的控制端S1S0=00時，觸發(fā)器保持輸出狀態(tài)；當S1S0=01時，數(shù)據(jù)從SR端輸入，右移串行輸出；當S1S0=10時，數(shù)據(jù)從SL端輸入，左移串行輸出；當S1S0=11時，將DCBA輸入端的數(shù)據(jù)并行輸出到QDQCQBQA。

7.9計數(shù)器仿真實驗

1．實驗要求與目的

(1)分析集成計數(shù)器74LS160和74LS191的邏輯功能。

(2)掌握集成計數(shù)器的邏輯功能和各控制端的作用。

2．實驗原理

在數(shù)字電路中，能計算輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器的基本功能是統(tǒng)計時鐘脈沖的個數(shù)，即實現(xiàn)計數(shù)操作，也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖等。根據(jù)計數(shù)脈沖引入的不同，可將計數(shù)器分為同步計數(shù)器和異步計數(shù)器；根據(jù)計數(shù)過程中數(shù)值的增減情況，可將計數(shù)器分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；根據(jù)計數(shù)器中計數(shù)長度的不同，可將計數(shù)器分為二進制計數(shù)器、十進制計數(shù)器和N進制計數(shù)器。

表7-974LS160功能表

表7-1074LS191功能表

3．實驗電路

74LS160集成同步十進制加法計數(shù)器實驗電路如圖7-31所示。74LS191二進制加/減同步計數(shù)器實驗電路如圖7-32所示。

圖7-3174LS160集成同步十進制加法計數(shù)器實驗電路

圖7-3274LS191二進制加/減同步計數(shù)器實驗電路

4．實驗步驟

1)由74LS160構成的十進制加法同步計數(shù)器仿真實驗步驟

(1)按圖7-31所示連接電路。

(2)按A、B、C、D鍵切換～CLR、～LOAD、ENT、ENP接高電平或低電平，打開仿真開關，觀察數(shù)碼管顯示的輸出信號，驗證各控制端的功能。

(3)按相應的鍵使～CLR、～LOAD、ENT、ENP都接高電平，打開仿真開關，觀察數(shù)碼管顯示數(shù)字的變化規(guī)律，并打開邏輯分析儀觀察各時序波形。通過觀察邏輯探測器X1的亮滅，可發(fā)現(xiàn)當該計數(shù)器計到9時，探測器X1亮，這表明進位輸出端有進位輸出且高電平有效。圖7-33所示是邏輯分析儀測得的時序波形。

圖7-33用邏輯分析儀測得的時序波形(74LS160)

2)由74LS191構成的二進制加/減同步計數(shù)器仿真實驗步驟

(1)按圖7-32所示連接電路。

(2)按A、B、C鍵切換～CTEN、～U/D、～LOAD的高低電平，同時觀察數(shù)碼管顯示的輸出信號，驗證各控制端的功能。

(3)在計數(shù)狀態(tài)時，觀察探測器X1和X2，發(fā)現(xiàn)當該計數(shù)器計到F時，探測器X2滅，表明進位(借位)輸出端有進位(借位)輸出且低電平有效；當該計數(shù)器從F計到0時，探測器X1亮，表明計數(shù)發(fā)生最大與最小轉換且高電平有效。

(4)邏輯分析儀在遞減計數(shù)狀態(tài)時觀察到的時序波形如圖7-34所示。

圖7-34用邏輯分析儀測得的時序波形(74LS191)

5．思考題

驗證其他計數(shù)器如74LS90、74LS161、74LS175等的邏輯功能。

7.10任意N進制計數(shù)器仿真實驗

1．實驗要求與目的

(1)用集成同步十進制計數(shù)器74LS160構成八進制的計數(shù)器。

(2)靈活掌握構成任意N進制計數(shù)器的三種方法。

2．實驗原理

集成計數(shù)器產(chǎn)品絕大多數(shù)是二進制、十進制計數(shù)器，其他進制的產(chǎn)品數(shù)量較少。經(jīng)常將現(xiàn)有的二進制、十進制集成計數(shù)器采用一定的方法構成其他進制的計數(shù)器，常用的方法有三種。

(1)清零復位法。該方法適用于構成N(N＜M，M是集成計數(shù)器的模)進制的計數(shù)器。原理是當計數(shù)器從零狀態(tài)開始計數(shù)，計數(shù)到某個狀態(tài)(根據(jù)設計需要具體確定)時，將該狀態(tài)譯碼產(chǎn)生置零信號送到計數(shù)器的清零端，使計數(shù)器重新從零開始計數(shù)。這樣可以跳過若干個狀態(tài)，實現(xiàn)N進制計數(shù)。

(2)預置數(shù)法。該方法同樣只能構成N(N＜M，M是集成計數(shù)器的模)進制的計數(shù)器。其原理是當計數(shù)器計數(shù)到某個狀態(tài)時，將該狀態(tài)譯碼產(chǎn)生置數(shù)信號送到計數(shù)器的置數(shù)端，使計數(shù)器跳過若干個狀態(tài)，實現(xiàn)N進制計數(shù)。

(3)級聯(lián)法。該方法將兩個或兩個以上的計數(shù)器按一定的方法級聯(lián)，構成一個新的計數(shù)器。該計數(shù)器的模為兩個計數(shù)器模的乘積。通常的級聯(lián)方法有兩種，一種是將低位片的進位輸出端連接到高位片的使能端，另一種是將低位片的進位輸出端連接到高位片的時鐘端。

3．實驗電路

用清零復位法構成的八進制計數(shù)器如圖7-35所示，用預置數(shù)法構成的八進制計數(shù)器如圖7-36所示，用級聯(lián)法構成的六十進制計數(shù)器如圖7-37所示。

圖7-35用清零復位法構成的八進制計數(shù)器

圖7-36用預置數(shù)法構成的八進制計數(shù)器

圖7-37用級聯(lián)法構成的六十進制計數(shù)器

4．實驗步驟

1)用清零復位法構成的八進制計數(shù)器仿真實驗步驟

(1)按圖7-35所示連接電路，采用清零復位法構成八進制計數(shù)器。

(2)分析電路可知，當計數(shù)到“8”，即QDQCQBQA=1000時，通過非門使74LS160的清零端～CLR為零，74LS160被異步復位，強行從“8”狀態(tài)返回到“0”狀態(tài)并重新開始計數(shù)，從而構成八進制計數(shù)器。

(3)打開仿真開關，觀察輸出端數(shù)碼管的變化，并打開邏輯分析儀觀察各時序波形。由邏輯分析儀觀察到的時序波形如圖7-38所示，同時數(shù)碼管循環(huán)顯示0～7。

圖7-38用清零復位法構成的八進制計數(shù)器的時序波形

2)用預置數(shù)法構成的八進制計數(shù)器仿真實驗步驟

(1)按圖7-36所示連接電路，采用預置數(shù)法構成八進制計數(shù)器。

(2)分析電路可知，當計數(shù)到“7”，即QDQCQBQA=0111時，通過與非門使74LS160的同步預置數(shù)端～LOAD為0，74LS160在下一個脈沖的上升沿到來時被同步置數(shù)。由于輸入端輸入DCBA=0000，因此輸出端QDQCQBQA=0000，輸出從“7”狀態(tài)返回到“0”狀態(tài)并重新開始計數(shù)，從而構成八進制計數(shù)器。

(3)打開仿真開關，觀察輸出端數(shù)碼管的變化，并打開邏輯分析儀觀察各時序波形。由邏輯分析儀觀察到的時序波形如圖7-39所示，同時數(shù)碼管循環(huán)顯示0～7。

圖7-39用預置數(shù)法構成的八進制計數(shù)器的時序波形

3)用級聯(lián)法構成的六十進制計數(shù)器仿真實驗步驟

(1)按圖7-37連接電路。U1是采用預置數(shù)的方法構成的六進制計數(shù)器，U4是十進制計數(shù)器，將U4的進位輸出通過一個非門連接到U1的時鐘端實現(xiàn)計數(shù)器的級聯(lián)。

(2)打開仿真開關，觀察數(shù)碼管的變化，可以看到數(shù)碼管顯示的數(shù)字從00計數(shù)到59，然后再回到00開始計數(shù)，實現(xiàn)了六十進制計數(shù)。

5．思考題

(1)如何利用級聯(lián)法將兩個二進制加法計數(shù)器74LS161構成一個模256的計數(shù)器？

(2)如何利用最高位與下級時鐘相連，將兩個二進制加法計數(shù)器74LS161構成一個模100的計數(shù)器？

(3)如何利用清零復位法將二進制計數(shù)器74LS161構成一個模5的計數(shù)器？

(4)如何利用預置數(shù)法將二進制加法計數(shù)器74LS161構成一個模5的計數(shù)器。

7.11555應用電路仿真實驗

1．實驗要求與目的

(1)用555定時器設計一個多諧振蕩器，觀察輸出信號波形。

(2)用555定時器設計一個單穩(wěn)態(tài)觸發(fā)器，觀察在輸入脈沖的作用下電路狀態(tài)的變化。

圖7-40555定時器的引腳圖

(3)用555定時器設計一個施密特觸發(fā)器，觀察電路的輸入、輸出波形，并分析其電壓傳輸特性。

(4)掌握由555定時器構成的各種應用電路。

2．實驗原理

以555定時器為核心的各種應用電路具有結構簡單、性能可靠、外接元件少等優(yōu)點。典型的應用電路有多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器等。

555定時器的引腳如圖7-40所示，555定時器的功能如表7-11所示。

表7-11555定時器的功能表

3．實驗電路

由555定時器構成的多諧振蕩器電路如圖7-41所示，構成的單穩(wěn)態(tài)觸發(fā)器電路如圖7-42所示，構成的施密特觸發(fā)器電路如圖7-43所示。

圖7-41由定時器構成的多諧振蕩器

圖7-42由定時器構成的單穩(wěn)態(tài)觸發(fā)器

圖7-43由555定時器構成的施密特觸發(fā)器

4．實驗步驟

1)多諧振蕩器實驗步驟

(1)按圖7-41所示連接電路。

(2)打開仿真開關，利用示波器觀察電容C2的充、放電波形和555定時器輸出端的信號。打開示波器，觀察到的信號波形如圖7-44所示。

移動數(shù)軸，讀取數(shù)據(jù)，可以測得輸出信號周期為13.8ms，理論公式計算為

(3)改變R1的大小，觀察波形的變化。

(4)改變R2的大小，觀察波形的變化。

(5)改變C2的大小，觀察波形的變化。

T?=?0.7(R1?+?2R2)C2?=?0.7(10?+?2?×?5)×?103?×?1?×?10－6?=?14?×?10－3?=?14ms圖7-44多諧振蕩器仿真波形

2)單穩(wěn)態(tài)觸發(fā)器實驗步驟

(1)按圖7-42所示連接電路。輸入信號采用脈沖信號，頻率設置為10Hz，占空比設置為90%。

(2)打開仿真開關，利用示波器觀察輸入、輸出和電容上的信號波形。由于一臺示波器只能同時觀察兩路信號波形，因此為了同時觀察輸入、輸出和電容上的波形，這里調用了兩臺示波器。由示波器XSC1觀察到的波形如圖7-45所示，可以看到，當輸入負脈沖時，輸出信號由低電平翻轉成高電平。同時打開示波器XSC2，觀察到的波形如圖7-46所示，當輸出信號翻轉為高電平時，電容C2開始充電，當充到(2/3)VCC時，輸出由高電平翻轉為低電平，直到下一次輸入負脈沖時為止。所以，電路的高電平狀態(tài)是暫態(tài)，維持的時間由電容的充電時間決定；低電平狀態(tài)是穩(wěn)態(tài)，如果沒有輸入負脈沖觸發(fā)，則會一直持續(xù)下去。

圖7-45單穩(wěn)態(tài)觸發(fā)器的輸出和電容上的波形

圖7-46單穩(wěn)態(tài)觸發(fā)器的輸入、輸出波形

移動數(shù)軸，讀取暫態(tài)維持的時間為16ms，理論公式計算為

TW=1.1RC=1.1×15×103×1×10－6=15.2ms

計算結果與測量結果基本一致。

(3)改變R1的大小，觀察各波形的變化。

(4)改變C2的大小，觀察各波形的變化。

3)施密特觸發(fā)器實驗步驟

(1)按圖7-43所示連接電路。

(2)將由函數(shù)信號發(fā)生器產(chǎn)生的三角波信號作為輸入信號送至555定時器的輸入端THR和TRI，并設置三角波的頻率為1Hz，幅度為10V。

(3)雙擊示波器圖標，打開仿真開關，觀察輸入、輸出信號波形，如圖7-47所示。移動數(shù)軸，讀取相應的數(shù)據(jù)，得出：當輸入電壓增加到(2/3)VCC，即(2/3)×5≈3.3V時，輸出波形從高電平翻轉為低電平；當輸入電壓減小到(1/3)VCC，即(1/3)×5≈1.67V時，輸出波形從低電平翻轉為高電平。

圖7-47施密特觸發(fā)器的輸入、輸出波形

5．思考題

(1)如何利用555定時器構建一個脈寬可調的多諧振蕩器?

(2)如何利用555定時器構建一個壓控分頻電路？

(3)如何利用555定時器構建一個整形電路？

7.12DAC電路仿真實驗

1．實驗要求與目的

(1)構建DAC仿真實驗電路，了解DAC的作用。

(2)掌握DAC的基本工作原理。

(3)熟悉DAC集成電路的使用方法。

2．實驗原理

DAC是將數(shù)字信號轉換為模擬信號的電路。集成DAC轉換電路很多，其中DAC0832是一種常用的8位DAC轉換電路。

DAC電路輸入的數(shù)字信號是一種二進制編碼，通過轉換，按每位權的大小換算成相應的模擬量，然后將代表各位的模擬量相加，所得的和就是與輸入的數(shù)字