《電子技術(shù)基礎(chǔ)》課件第11章

11.1概述

11.2基本RS觸發(fā)器

11.3同步RS觸發(fā)器

11.4觸發(fā)器邏輯功能的描述

11.5主從觸發(fā)器

11.6邊沿觸發(fā)器

11.7觸發(fā)器邏輯功能的轉(zhuǎn)換

11.8各類觸發(fā)器邏輯功能和觸發(fā)方式比較

本章小結(jié)

習(xí)題第11章觸發(fā)器1.觸發(fā)器的兩個基本特點(diǎn)

2.觸發(fā)器的分類

11.1概述

由與非門組成的基本RS觸發(fā)器如圖11.2.1所示。圖11.2.1基本RS觸發(fā)器(a)電路結(jié)構(gòu)；(b)圖形符號11.2基本RS觸發(fā)器

1.電路結(jié)構(gòu)和工作原理

2.基本RS觸發(fā)器的功能描述

1)特性表

將觸發(fā)器的次態(tài)Qn+1與初態(tài)Qn和輸入信號之間的邏輯關(guān)系用表格形式表示出來，這種表格就稱為特性表(功能表)。表11.2.1用與非門組成的基本RS觸發(fā)器的特性表

2)特性方程

描述觸發(fā)器邏輯功能的函數(shù)表達(dá)式稱為特性方程。對圖11.2.2所示的次態(tài)卡諾圖進(jìn)行化簡，可以求得基本RS觸發(fā)器的特性方程為

圖11.2.2次態(tài)卡諾圖

【例11.2.1】在圖11.2.3(a)所示的基本RS觸發(fā)器的電路中，已知和的電壓波形如圖11.2.3(b)中所示，試畫出Q和端對應(yīng)的電壓波形。

解：工作電壓波形圖又稱時序圖，它反映了觸發(fā)器的輸出狀態(tài)隨時間和輸入信號變化的規(guī)律，是實(shí)驗(yàn)中可觀察到的波形。根據(jù)每個時間區(qū)間里的和的狀態(tài)去查基本RS觸發(fā)器的特性表，即可畫出Q和的相應(yīng)狀態(tài)，并畫出它們的電壓波形。圖11.2.3例11.2.1的電壓波形圖

1.電路結(jié)構(gòu)和工作原理

邏輯電路及邏輯符號如圖11.3.1所示。

當(dāng)CLK=1時，觸發(fā)器的工作情況和基本RS觸發(fā)器相同。同步RS觸發(fā)器的特性方程為

(11.3.1)11.3同步RS觸發(fā)器圖11.3.1同步RS觸發(fā)器(a)電路結(jié)構(gòu)；(b)圖形符號同步RS觸發(fā)器的特性表如表11.3.1所示。表11.3.1同步RS觸發(fā)器的特性表

2.同步RS觸發(fā)器的動作特點(diǎn)

1)時鐘電平控制

2)R、S之間有約束

【例11.3.1】已知同步RS觸發(fā)器的CLK和輸入波形如圖11.3.2所示，畫出Q和端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。圖11.3.2同步RS觸發(fā)器的電壓波形圖

3.同步D觸發(fā)器(D鎖存器)

為了解決R、S之間的約束問題，同時適應(yīng)單端輸入信號的需要，可以將圖11.3.1(a)所示的同步RS觸發(fā)器改接成圖11.3.3所示的同步D觸發(fā)器(也常稱為D鎖存器)。圖11.3.3同步D觸發(fā)器(D鎖存器)(a)電路結(jié)構(gòu)；(b)圖形符號同步D觸發(fā)器的特性表如表11.3.2所示。

將S=D、R=代入RS觸發(fā)器的特性方程，得同步D觸發(fā)器的特性方程

(11.3.2)在CMOS電路中，經(jīng)常利用CMOS傳輸門組成同步D觸發(fā)器，如圖11.3.4所示。它的特性表與表11.3.2相同。圖11.3.4利用CMOS傳輸門組成的同步D觸發(fā)器表11.3.2同步D觸發(fā)器(D鎖存器)的特性表根據(jù)表11.4.1可寫出RS觸發(fā)器的特性方程為

利用約束條件化簡得到

(11.4.1)11.4觸發(fā)器邏輯功能的描述表11.4.1RS觸發(fā)器的特性表觸發(fā)器的邏輯功能還可以用狀態(tài)轉(zhuǎn)換圖表示，如圖11.4.1所示圖11.4.1RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖11.4.2D觸發(fā)器

D觸發(fā)器是實(shí)際應(yīng)用中用得最多的觸發(fā)器之一。凡在時鐘信號作用下,邏輯功能符合表11.4.2所示特性表所規(guī)定的邏輯功能者，叫做D觸發(fā)器。

根據(jù)表11.4.2可寫出D觸發(fā)器的特性方程為

Qn+1=D

(11.4.2)

D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖11.4.2所示。表11.4.2D觸發(fā)器的特性表圖11.4.2D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖11.4.3JK觸發(fā)器

凡在時鐘信號作用下，邏輯功能符合表11.4.3所示特性表所規(guī)定的邏輯功能者，叫做JK觸發(fā)器。表11.4.3JK觸發(fā)器的特性表根據(jù)表11.4.3可寫出JK觸發(fā)器的特性方程為

(11.4.3)

JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖11.4.3所示。圖11.4.3JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖11.4.4T觸發(fā)器

凡在時鐘信號作用下，當(dāng)控制信號T=1時，每來一個時鐘信號，它的狀態(tài)就翻轉(zhuǎn)一次；當(dāng)控制信號T=0時，時鐘信號到達(dá)后，它的狀態(tài)保持不變。具有這種邏輯功能的

觸發(fā)器，叫做T觸發(fā)器。它的特性表如表11.4.4所示。表11.4.4T觸發(fā)器的特性表根據(jù)表11.4.4可寫出T觸發(fā)器的特性方程為

(11.4.4)

T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖和邏輯符號如圖11.4.4所示。圖11.4.4T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖和邏輯符號

(a)狀態(tài)轉(zhuǎn)換圖；(b)邏輯符號11.4.5T′觸發(fā)器

T觸發(fā)器中，當(dāng)控制信號T始終等于1時，每來一個時鐘信號，它的狀態(tài)就翻轉(zhuǎn)一次，具有這種邏輯功能的觸發(fā)器，叫做T′觸發(fā)器。T′觸發(fā)器是T觸發(fā)器的一種。

T′觸發(fā)器的特性方程為

Qn+1=Qn(11.4.5)

將JK觸發(fā)器的J、K端連在一起當(dāng)做T端使用，就可以實(shí)現(xiàn)T觸發(fā)器的功能，如圖11.4.5所示。圖11.4.5將JK觸發(fā)器用作T觸發(fā)器11.5.1主從觸發(fā)器的組成及工作原理

1.電路結(jié)構(gòu)和工作原理

主從RS觸發(fā)器的邏輯電路圖和邏輯符號如圖11.5.1所示，它由兩個同步RS觸發(fā)器組成，反相器使兩個觸發(fā)器加上互補(bǔ)時鐘脈沖。11.5主從觸發(fā)器圖11.5.1主從RS觸發(fā)器的邏輯電路圖和邏輯符號(a)邏輯電路圖；(b)邏輯符號

2.主從RS觸發(fā)器的特性表

將上述邏輯關(guān)系列成真值表，就得到了表11.5.1所示的主從RS觸發(fā)器的特性表。表11.5.1主從RS觸發(fā)器的特性表11.5.2主從JK觸發(fā)器

1.電路結(jié)構(gòu)和工作原理

將主從RS觸發(fā)器的Q和端作為附加控制信號接回到輸入端，這一對反饋信號的引入便解除了約束條件的限制。為了表示與主從RS觸發(fā)器邏輯功能的區(qū)別，以J、K表示兩個信號輸入端，將圖11.5.2所示電路稱為主從結(jié)構(gòu)JK觸發(fā)器(簡稱主從JK觸發(fā)器)。圖11.5.2主從JK觸發(fā)器的邏輯電路圖和邏輯符號

(a)邏輯電路圖；(b)邏輯符號

2.主從JK觸發(fā)器的特性表

主從JK觸發(fā)器的特性表如表11.5.2所示。它除了具有置1、置0、保持功能外，還具有翻轉(zhuǎn)功能。表11.5.2主從JK觸發(fā)器的特性表

3.主從JK觸發(fā)方式的動作特點(diǎn)

(1)觸發(fā)器的翻轉(zhuǎn)分兩步動作。

(2)因?yàn)橹饔|發(fā)器本身是一個同步RS觸發(fā)器，所以在CLK=1的全部時間里輸入信號都將對主觸發(fā)器起控制作用。

【例11.5.1】在圖11.5.2所示的主從JK觸發(fā)器中，若CLK、J、K的波形如圖11.5.3所示，試畫出Q、端對應(yīng)的電壓波形。假定觸發(fā)器的初始狀態(tài)為Qn=0。

解：圖中CLK=1期間J、K的狀態(tài)保持不變，所以可根據(jù)CLK下降沿時刻J、K的狀態(tài)去判斷輸出端Q、的狀態(tài)，從而畫出Q、的電壓波形?？梢钥闯黾词笴LK=1時，J=K=1，CLK下降沿到來時觸發(fā)器的次態(tài)也是確定的。圖11.5.3例11.5.1的電壓波形圖11.6.1集成上升沿觸發(fā)D觸發(fā)器

引腳功能和邏輯符號如圖11.6.1所示。11.6邊沿觸發(fā)器圖11.6.174LS74的引腳排列和邏輯符號(a)引腳排列；(b)邏輯符號

2.特性表

74LS74的特性表見表11.6.1。表11.6.1D觸發(fā)器74LS74的特性表

3.主要特點(diǎn)

(1)CLK的邊沿觸發(fā)(上升沿或下降沿觸發(fā))。

(2)抗干擾能力極強(qiáng)。11.6.2集成負(fù)邊沿觸發(fā)JK觸發(fā)器

1.集成的TTL邊沿JK觸發(fā)器的引腳排列和邏輯符號

引腳功能和邏輯符號如圖11.6.2所示。圖11.6.274LS112的引腳排列和邏輯符號(a)引腳排列；(b)邏輯符號

2.特性表

表11.6.2所示是TTL集成邊沿JK觸發(fā)器的特性表。表11.6.2雙JK觸發(fā)器74LS112的特性表

3.主要特點(diǎn)

(1)CLK的上升沿或下降沿觸發(fā)。

(2)抗干擾能力極強(qiáng)，工作速度很高，在觸發(fā)沿瞬間，按Qn+1=的規(guī)定更新狀態(tài)。

(3)功能齊全(保持、置1、置0、翻轉(zhuǎn))，使用方便。11.6.3CMOS邊沿觸發(fā)D觸發(fā)器

1.電路結(jié)構(gòu)和工作原理

CMOS邊沿觸發(fā)D觸發(fā)器的典型電路如圖11.6.3所示。圖11.6.3CMOS邊沿觸發(fā)D觸發(fā)器的典型電路

2.特性表

CMOS邊沿觸發(fā)D觸發(fā)器的特性表如表11.6.3所示。表11.6.3CMOS邊沿觸發(fā)D觸發(fā)器的特性表為了實(shí)現(xiàn)異步置位、復(fù)位功能，需要引入SD和RD信號。將圖11.6.3中的四個反相器改成或非門，就形成了如圖11.6.4所示的帶有異步置位、復(fù)位功能的D觸發(fā)器。圖11.6.4帶有異步置位、復(fù)位功能的CMOS邊沿觸發(fā)D觸發(fā)器11.7.1JK型轉(zhuǎn)換為D、T、T′型

1.JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器

寫出D觸發(fā)器的特性方程，并進(jìn)行變換，使之形式與JK觸發(fā)器的特性方程一致,即

11.7觸發(fā)器邏輯功能的轉(zhuǎn)換與JK觸發(fā)器的特性方程比較，得

圖11.7.1所示為JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器的電路圖。圖11.7.1JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器的電路圖

2.JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器

寫出T觸發(fā)器的特性方程，并進(jìn)行變換，使之形式與JK觸發(fā)器的特性方程一致，即

與JK觸發(fā)器的特性方程比較，得

圖11.7.2所示為JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器的電路圖。圖11.7.2JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器的電路圖

3.JK觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器

在數(shù)字電路中，凡每來一個時鐘脈沖就翻轉(zhuǎn)一次的電路，都稱為T′觸發(fā)器。

T′觸發(fā)器的特性方程為

將其進(jìn)行變換，使之形式與JK觸發(fā)器的特性方程一致，即

與JK觸發(fā)器的特性方程比較，得

圖11.7.3所示為JK觸發(fā)器轉(zhuǎn)換成T′觸發(fā)器的電路圖。圖11.7.3JK觸發(fā)器轉(zhuǎn)換成T′觸發(fā)器的電路圖11.7.2D型轉(zhuǎn)換為JK、T、T′型

1.D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器

寫出JK觸發(fā)器的特性方程，并進(jìn)行變換，使之形式與D觸發(fā)器的特性方程一致，即

比較JK觸發(fā)器和D觸發(fā)器的特性方程，得

圖11.7.4所示為D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路圖。圖11.7.4D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器的電路圖

2.D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器

寫出T觸發(fā)器的特性方程，并進(jìn)行變換，使之形式與D觸發(fā)器的特性方程一致，即

比較T觸發(fā)器和D觸發(fā)器的特性方程，得

圖11.7.5所示為D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器的電路圖。圖11.7.5D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器的電路圖

3.D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器

寫出T′觸發(fā)器的特性方程，并進(jìn)行變換，使之形式與D觸發(fā)器的特性方程一致,即

比較T′觸發(fā)器和D觸發(fā)器的特性方程,得

圖11.7.6所示為D觸發(fā)器轉(zhuǎn)換成T′觸發(fā)器的電路圖。圖11.7.6D觸發(fā)器轉(zhuǎn)換成T′觸發(fā)器的電路圖表11.8.1列出了常用的各類集成觸發(fā)器的邏輯功能和觸發(fā)方式,用戶可根據(jù)需要選擇合適的觸發(fā)器型號。11.8各類觸發(fā)器邏輯功能和觸發(fā)方式比較表11.8.1常用的各類集成觸發(fā)器的邏輯功能和觸發(fā)方式觸發(fā)器是具有記憶功能的邏輯電路，每個觸發(fā)器能夠存儲1位二進(jìn)制數(shù)據(jù)，是時序邏輯電路的基本單元。

根據(jù)邏輯功能的不同，觸發(fā)器可以分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和T′觸發(fā)器；按照結(jié)構(gòu)形式的不同，觸發(fā)器又可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器等。本章小結(jié)此外，由于電路的結(jié)構(gòu)形式不同，觸發(fā)器的觸發(fā)方式也不一樣，有電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)之分。主從觸發(fā)器和邊沿觸發(fā)器的觸發(fā)翻轉(zhuǎn)雖然都發(fā)生在脈沖跳變時，但對加入輸入信號的時間有所不同，對于主從觸發(fā)器，如果是下降沿觸發(fā)，則輸入信號必須是在上升沿前加入，而邊沿觸發(fā)器的輸出只決定于觸發(fā)邊沿時刻的輸入。不同觸發(fā)方式的觸發(fā)器在狀態(tài)的翻轉(zhuǎn)過程中具有不同的動作特點(diǎn)。因此，在選擇觸發(fā)器電路時不僅需要知道它的邏輯功能類型，還必須了解它的觸發(fā)方式，這樣才能掌握它的動作特點(diǎn)，做出正確的設(shè)計(jì)。我們介紹各種觸發(fā)器的內(nèi)部電路結(jié)構(gòu)的目的是為了幫助讀者更好地理解和掌握每種觸發(fā)方式的動作特點(diǎn)，但觸發(fā)器的內(nèi)部電路結(jié)構(gòu)不是本章的學(xué)習(xí)重點(diǎn)。

觸發(fā)器的電路結(jié)構(gòu)形式和邏輯功能之間不存在固定的對應(yīng)關(guān)系。同一種邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)實(shí)現(xiàn)；同一種電路結(jié)構(gòu)的觸發(fā)器可以實(shí)現(xiàn)不同的邏輯功能。

11.1選擇題：

(1)N

個觸發(fā)器可以構(gòu)成能寄存

位二進(jìn)制數(shù)碼的寄存器。

A.N－1B.NC.N+1D.2N

(2)在下列觸發(fā)器中，有約束條件的是

。

A.主從JK觸發(fā)器B.主從D觸發(fā)器

C.同步RS觸發(fā)器D.邊沿D觸發(fā)器習(xí)題

(3)一個觸發(fā)器可記錄1位二進(jìn)制代碼，它有

個穩(wěn)態(tài)。

A.0B.1C.2D.3

(4)存儲8位二進(jìn)制信息要

個觸發(fā)器。

A.2B.3C.4D.8

(5)對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=

。

A.0B.1C.QD.

(6)對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T=

。

A.0B.1C.QD.

(7)對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=

。

A.0B.1C.QD.

(8)對于JK觸發(fā)器，若J=K，則可完成

觸發(fā)器的邏輯功能。

A.RSB.DC.TD.T′

(9)欲使JK觸發(fā)器按Qn+1=工作，可使JK觸發(fā)器的輸入端

。

A.J=K=1B.J=Q,K=

C.J=

,K=Q

D.J=Q,K=1

(10)欲使D觸發(fā)器按Qn+1=工作，應(yīng)使輸入D=

。

A.0B.1C.QD.

(11)為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使

。

A.J=D