數(shù)字電子技術(shù)及應(yīng)用（第3版） 課件 王蘋 第3-5學(xué)習(xí)單元 計數(shù)分頻電路分析制作與調(diào)試 - 半導(dǎo)體存儲器

“十二五”職業(yè)教育國家規(guī)劃教材

經(jīng)全國職業(yè)教育教材審定委員會審定數(shù)字電子技術(shù)及應(yīng)用（第2版）學(xué)習(xí)單元3

計數(shù)分頻電路分析制作與調(diào)試實(shí)訓(xùn)項目

同步型觸發(fā)器邏輯功能的分析與測試

用74LS74、74LS112構(gòu)成T、T/觸發(fā)器

霓虹燈控制電路制作與調(diào)試0-59（0-23）加法計數(shù)顯示電路制作與調(diào)試完成項目任務(wù)所需知識點(diǎn)1、觸發(fā)器的邏輯功能及動作特點(diǎn)；2、時序邏輯電路的特點(diǎn)、分析方法及功能描述方法；3、寄存器的邏輯功能、以及真值表的讀解，管腳功能；4、二進(jìn)制、十進(jìn)制計數(shù)器的邏輯功能、真值表的讀解，管腳功能；5、用集成計數(shù)芯片構(gòu)建任意進(jìn)制計數(shù)器。

知識重點(diǎn)時序電路的分析方法；觸發(fā)器的邏輯功能及動作特點(diǎn)；計數(shù)器的邏輯功能;集成芯片構(gòu)建N進(jìn)制計數(shù)器的方法。知識難點(diǎn)時序電路的分析方法；集成芯片構(gòu)建N進(jìn)制計數(shù)器的方法建議授課天數(shù)/學(xué)時數(shù)6天/36學(xué)時推薦學(xué)習(xí)方法從任務(wù)出發(fā)，通過課堂聽講、教師引導(dǎo)、小組學(xué)習(xí)討論，實(shí)際芯片功能查找、實(shí)際電路焊接、功能調(diào)試，即“教、學(xué)、做”一體，掌握完成任務(wù)所需知識點(diǎn)和相應(yīng)的技能職業(yè)技能訓(xùn)練能分析時序邏輯電路的邏輯功能能分析由觸發(fā)器構(gòu)成的時序邏輯電路的邏輯功能能分析由MSI組成的時序邏輯電路的邏輯功能能設(shè)計制作和調(diào)試簡單的時序邏輯電路能用觸發(fā)器、計數(shù)器、寄存器和門電路設(shè)計功能電路能根據(jù)設(shè)計的原理圖選用IC芯片，并能列出材料清單并根據(jù)清單備齊所需元器件能根據(jù)電路制作與調(diào)試需要選用五金工具和焊接工具，制作短連線并能插接短連線能對電子元器件引線浸錫能根據(jù)設(shè)計的原理圖進(jìn)行合理的布線布局，使用焊接工具手工焊接實(shí)際電路（電路板）能正確焊接IC芯片管腳，電源和地線能發(fā)現(xiàn)電路制作過程中出現(xiàn)的工藝質(zhì)量問題，能編寫工作任務(wù)報告能團(tuán)結(jié)小組成員、開展分工合作；具有成本意識、質(zhì)量意識3-1集成觸發(fā)器3-2時序邏輯電路3-3寄存器和移位寄存器3-4計數(shù)器3.1集成觸發(fā)器知識分布網(wǎng)絡(luò)邏輯功能動作特點(diǎn)D→JK、T、T/功能描述方式狀態(tài)轉(zhuǎn)換真值表激勵表時序圖特性方程狀態(tài)轉(zhuǎn)換圖觸發(fā)器的邏輯功能及功能測試相互轉(zhuǎn)換同步型主從型邊沿型JK→D、T、T/基本型集成觸發(fā)器RS觸發(fā)器D觸發(fā)器JK觸發(fā)器T觸發(fā)器T/觸發(fā)器3.1集成觸發(fā)器觸發(fā)器：是時序邏輯電路的單元電路，具有記憶功能，能存儲一位二進(jìn)制信息。觸發(fā)器的性質(zhì)：

它有兩個穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；

在適當(dāng)觸發(fā)信號作用下，觸發(fā)器的狀態(tài)發(fā)生翻轉(zhuǎn)，即觸發(fā)器可由一個穩(wěn)態(tài)轉(zhuǎn)換到另一個穩(wěn)態(tài)。

當(dāng)輸入觸發(fā)信號消失后，觸發(fā)器翻轉(zhuǎn)后的狀態(tài)保持不變。（記憶功能）觸發(fā)器的分類：

按觸發(fā)方式不同分：電平觸發(fā)、主從觸發(fā)和邊沿觸發(fā)的觸發(fā)器。

按電路的結(jié)構(gòu)分：基本觸發(fā)器和鐘控觸發(fā)器，鐘控觸發(fā)器又分為同步型觸發(fā)器、主從型觸發(fā)器、邊沿型觸發(fā)器等。按邏輯功能分：RS、D、JK、T、T/觸發(fā)器3.1.1基本RS觸發(fā)器基本RS觸發(fā)器是集成觸發(fā)器的單元電路。凡是具有非功能的門電路均可交叉耦合構(gòu)成基本RS觸發(fā)器。電路結(jié)構(gòu)及邏輯符號復(fù)位端或置0端置位端或置1端低電平有效輸出端，穩(wěn)定狀態(tài)下，兩者邏輯互補(bǔ)表示觸發(fā)器的狀態(tài)表示低電平有效觸發(fā)器處于0狀態(tài)觸發(fā)器處于1狀態(tài)工作原理①R=0、S=1時：由于R=0，不論原來Q為0還是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不論觸發(fā)器原來處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱將觸發(fā)器置0或復(fù)位。R端稱為觸發(fā)器的置0端或復(fù)位端。10013.1.1基本RS觸發(fā)器0110

SR

QQ&&②R=1、S=0時：由于S=0，不論原來Q為0還是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不論觸發(fā)器原來處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將觸發(fā)器置1或置位。S端稱為觸發(fā)器的置1端或置位端。3.1.1基本RS觸發(fā)器工作原理③R=1、S=1（即輸入端均未加低電平觸發(fā)信號）時：根據(jù)與非門的邏輯功能得觸發(fā)器保持原有狀態(tài)不變，即原來的狀態(tài)被觸發(fā)器存儲起來，這體現(xiàn)了觸發(fā)器具有記憶能力。111010工作原理3.1.1基本RS觸發(fā)器0011④R=0、S=0時：Q=Q=1，不符合觸發(fā)器的邏輯關(guān)系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。所以觸發(fā)器不允許出現(xiàn)這種情況，這就是基本RS觸發(fā)器的約束條件，即輸入端不容許同時加有效觸發(fā)信號。不符合觸發(fā)器的邏輯關(guān)系3.1.1基本RS觸發(fā)器工作原理觸發(fā)器功能描述方式特性表（狀態(tài)轉(zhuǎn)換真值表）現(xiàn)態(tài)：觸發(fā)信號作用之前的狀態(tài)，也就是觸發(fā)器原來的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)信號作用后觸發(fā)器的新的穩(wěn)定狀態(tài)。觸發(fā)器邏輯功能的描述方法次態(tài)Qn+1的卡諾圖特性方程特性方程特性方程：描述觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關(guān)系的邏輯函數(shù)表達(dá)式觸發(fā)器邏輯功能的描述方法001110××其實(shí)就是狀態(tài)轉(zhuǎn)換真值表狀態(tài)轉(zhuǎn)換圖描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱為狀態(tài)轉(zhuǎn)換圖01×1/1×/10/01/RS①當(dāng)觸發(fā)器處在0狀態(tài)，即Qn=0時，若輸入信號＝01或11，觸發(fā)器仍為0狀態(tài)；RS②當(dāng)觸發(fā)器處在1狀態(tài)，即Qn=1時，若輸入信號＝10或11，觸發(fā)器仍為1狀態(tài)；RSRS若＝10，觸發(fā)器就會翻轉(zhuǎn)成為1狀態(tài)。若RS＝01，觸發(fā)器就會翻轉(zhuǎn)成為0狀態(tài)輸入條件觸發(fā)器邏輯功能的描述方法

觸發(fā)器邏輯功能的描述方法激勵表由已知的觸發(fā)器現(xiàn)態(tài)和次態(tài)的取值來確定輸入觸發(fā)信號取值的關(guān)系表，稱為觸發(fā)器的激勵表，也稱為驅(qū)動表。00×101101001111×基本RS觸發(fā)器的激勵表表中“×”為任意0或1值反映觸發(fā)器輸入信號取值和狀態(tài)之間對應(yīng)關(guān)系的圖形稱為時序圖不允許不確定時序圖RSQQRSQQRSQQRSQQ置1置0置1置1置1保持觸發(fā)器邏輯功能的描述方法

基本RS觸發(fā)器的特點(diǎn)：（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關(guān)，而且與觸發(fā)器的現(xiàn)態(tài)有關(guān)。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變（記憶能力）。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)置0或置1。（4）觸發(fā)信號采用電平信號，屬于電平控制觸發(fā)。（5）輸入端不能同時加有效觸發(fā)信號。（約束條件）RS觸發(fā)器：凡是具有置0、置1和保持功能的觸發(fā)器就是

RS觸發(fā)器3.1.2鐘控觸發(fā)器鐘控觸發(fā)器有同步型觸發(fā)器、主從型觸發(fā)器和邊沿型觸發(fā)器等。鐘控觸發(fā)器按一定的節(jié)拍動作，即觸發(fā)器的翻轉(zhuǎn)時刻要受一個時鐘信號控制。鐘控觸發(fā)器除一些特殊的控制信號輸入端之外，一般有兩種輸入端：一種是觸發(fā)信號輸入端，它決定觸發(fā)器的狀態(tài)如何變化，另一種是時鐘脈沖信號輸入端（用CP表示），它決定觸發(fā)器何時動作，即決定觸發(fā)器的動作時間。同步RS觸發(fā)器3.1.2鐘控觸發(fā)器同步RS觸發(fā)器CP＝0時，R=S=1，觸發(fā)器保持原來狀態(tài)不變。CP＝1時，工作情況與基本RS觸發(fā)器相同。電路結(jié)構(gòu)和邏輯符號SR011狀態(tài)保持不變1狀態(tài)由R、S決定高電平有效觸發(fā)特性表特性方程CP=1期間有效功能描述同步RS觸發(fā)器波形圖不動作不動作不動作不動作不動作不動作置1置0置1置0保持01×1/1×/10/01/RS輸入條件狀態(tài)圖同步RS觸發(fā)器時鐘電平控制（電平觸發(fā)）。在CP信號的有效電平（CP＝1或CP=0）期間接收輸入信號，觸發(fā)器的狀態(tài)對輸入信號敏感；而在CP信號的非有效電平

（CP＝0或CP＝1）時不論輸入信號如何變化，觸發(fā)器的狀態(tài)保持不變。動作特點(diǎn)同步RS觸發(fā)器空翻問題空翻現(xiàn)象是指在一個時鐘脈沖作用下，觸發(fā)器的狀態(tài)發(fā)生兩次或多次的翻轉(zhuǎn)。同步RS觸發(fā)器的輸出狀態(tài)在CP信號的有效電平期間隨輸入信號發(fā)生的變化而發(fā)生翻轉(zhuǎn)，出現(xiàn)空翻問題。

同步RS觸發(fā)器因RS觸發(fā)器輸入端不能同時加有效觸發(fā)信號由此引出鐘控D觸發(fā)器、JK、T、T/觸發(fā)器同步型D、JK、T、T/觸發(fā)器的邏輯功能以及動作特點(diǎn)，同學(xué)們可通過實(shí)訓(xùn)項目5，由教師引導(dǎo)、小組學(xué)習(xí)討論和實(shí)際電路的測試來了解。小結(jié)同步型觸發(fā)器（電平觸發(fā)方式）的動作特點(diǎn)在約定鐘控信號電平（CP=1或CP=0）期間，觸發(fā)器動作，在非約定鐘控信號電平（CP=0或CP=1）期間，觸發(fā)器的狀態(tài)保持不變。缺點(diǎn)：電平觸發(fā)方式容易出現(xiàn)空翻。即在一個時鐘脈沖作用下，觸發(fā)器的狀態(tài)可能發(fā)生兩次或兩次以上的翻轉(zhuǎn)。為解決此空翻問題，出現(xiàn)了其他結(jié)構(gòu)形式的電路如主從型、維持阻塞、邊沿觸發(fā)器等同步型觸發(fā)器都有空翻現(xiàn)象，抗干擾能力差。主從RS觸發(fā)器工作原理CP=1期間：主觸發(fā)器控制門G7、G8打開，接收輸入信號R、S，有：

從觸發(fā)器控制門G3、G4封鎖，其狀態(tài)保持不變。10

電路結(jié)構(gòu)

主從RS觸發(fā)器（1）主觸發(fā)器接收輸入觸發(fā)信號、從觸發(fā)器狀態(tài)保持不變的過程01CP下降沿到來時，主觸發(fā)器控制門G7、G8封鎖，在CP=1期間接收的內(nèi)容被存儲起來。同時，從觸發(fā)器控制門G3、G4被打開，主觸發(fā)器將其接收的內(nèi)容送入從觸發(fā)器，從觸發(fā)器按主觸發(fā)器的狀態(tài)變化。在CP=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此受其控制的從觸發(fā)器的狀態(tài)保持不變。（克服了空翻問題）CP下降沿到來時動作特性方程工作原理主從RS觸發(fā)器（2）狀態(tài)翻轉(zhuǎn)過程——從觸發(fā)器按主觸發(fā)器的狀態(tài)變化邏輯符號主從型觸發(fā)器的動作特點(diǎn)分兩步進(jìn)行：第一步當(dāng)CP上升沿和CP＝1期間主觸發(fā)器接收輸入信號，Q從保持不變；第二步當(dāng)CP下降沿到來時主觸發(fā)器被封鎖從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn)。主從RS觸發(fā)器輸出延遲符號，它表示主從型觸發(fā)器輸出狀態(tài)的變化滯后于主觸發(fā)器。主觸發(fā)器在CP=1期間接收觸發(fā)信號【例3-1】在圖3-17所示主從JK觸發(fā)器中，已知CP、J、K的電壓波形如圖3-18所示，設(shè)觸發(fā)器的初態(tài)為0，試畫出Q端的電壓波形。CPJKQ主Q00000ttttt解：1111110000根據(jù)主從觸發(fā)器的動作特點(diǎn)，在第1個CP高電平期間，J=K=1，主觸發(fā)器的狀態(tài)由0翻轉(zhuǎn)為1，第1個CP下降沿，從觸發(fā)器狀態(tài)按CP下降沿時刻的主觸發(fā)器的狀態(tài)變化，由0變?yōu)?。在第2個CP高電平期間，J=0、K=1，主觸發(fā)器的狀態(tài)置0，第2個CP下降沿，從觸發(fā)器的狀態(tài)按主觸發(fā)器的狀態(tài)變化，由1變?yōu)?。在第3個CP高電平期間，J=1、K=0，主觸發(fā)器的狀態(tài)置1，第3個CP下降沿，從觸發(fā)器按主觸發(fā)器的狀態(tài)變化，由0變?yōu)?。在第4個CP高電平期間，J=K=0，主觸發(fā)器的狀態(tài)保持原狀態(tài)不變，即保持1狀態(tài)不變，第4個CP下降沿，從觸發(fā)器仍為1。在第5個CP高電平期間，J=1、K=1，主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，由1翻轉(zhuǎn)為0，第5個CP下降沿，從觸發(fā)器由1變?yōu)?。維持阻塞邊沿D觸發(fā)器邊沿型觸發(fā)器

維持阻塞邊沿D觸發(fā)器電路結(jié)構(gòu)置0維持線阻塞置0線阻塞置1線置1維持線工作原理1、設(shè)D=0

維持阻塞邊沿D觸發(fā)器SR00111110CP=0,觸發(fā)器保持原狀態(tài)不變00→11100置0維持線阻塞置1線CPCP=1通過1、4線，觸發(fā)器置01CP1→01觸發(fā)器狀態(tài)不變工作原理2、設(shè)D=1

維持阻塞邊沿D觸發(fā)器SR10011011CP=0,觸發(fā)器保持原狀態(tài)不變10→11001置1維持線阻塞置0線CPCP=1通過3、2線，觸發(fā)器置11CP1→01觸發(fā)器狀態(tài)不變00特性方程Qn+1=D（CP上升沿動作）動作特點(diǎn)：觸發(fā)器的次態(tài)取決于CP上升沿到達(dá)之前瞬間的輸入信號D，而在上升沿到達(dá)后翻轉(zhuǎn)，翻轉(zhuǎn)后的新狀態(tài)Qn+1=D（CP上升沿動作），是正邊沿觸發(fā)方式，無空翻。邏輯符號：

維持阻塞邊沿D觸發(fā)器C1端上動態(tài)符號“∧”表示維持-阻塞D觸發(fā)器的觸發(fā)方式是邊沿觸發(fā)，

CP上升沿觸發(fā)

維持阻塞邊沿D觸發(fā)器【例3-2】對圖示符號所示D觸發(fā)器加時鐘信號CP和D信號如下圖所示，設(shè)初態(tài)為0，試畫出輸出端Q的波形。CPDQ解：由邏輯符號圖可知該觸發(fā)器是D觸發(fā)器，動作特點(diǎn)是上升沿觸發(fā)，即輸出狀態(tài)取決于CP上升沿到來之前瞬間的D信號。根據(jù)每個CP上升沿到來之前瞬間的D的邏輯狀態(tài)，可確定在每個CP上升沿作用后的次態(tài)的波形。00001100利用傳輸延時的邊沿型JK觸發(fā)器

邊沿型觸發(fā)器利用傳輸延時的邊沿型JK觸發(fā)器電路結(jié)構(gòu)兩個與或非門構(gòu)成基本RS觸發(fā)器，G3、G4為輸入控制門特點(diǎn)條件G3、G4的傳輸延遲時間大于基本RS觸發(fā)器的翻轉(zhuǎn)時間。工作原理SD、RD：異步直接置“1”端、置“0”端，低電平有效

SD=0、RD=1時Q=1（跟輸入、CP脈沖無關(guān)）

SD=1、RD=0時Q=0（跟輸入、CP脈沖無關(guān)）利用門電路的傳輸延遲時間實(shí)現(xiàn)負(fù)邊沿觸發(fā)0111010110工作原理利用傳輸延時的邊沿型JK觸發(fā)器01100111、CP=0，與或非門構(gòu)成的基本RS觸發(fā)器的狀態(tài)保持不變。2、CP3、CP=1,00CP4、1特性方程（CP下降沿動作）動作特點(diǎn)在穩(wěn)定的CP=0、CP=1及CP由01期間，觸發(fā)器的狀態(tài)均保持不變，只在CP下降沿時刻觸發(fā)器的狀態(tài)發(fā)生變化，根據(jù)下降沿到來之前瞬間的J、K信號變化。邏輯符號CP下降沿動作利用傳輸延時的邊沿型JK觸發(fā)器主從邊沿型D觸發(fā)器

邊沿型觸發(fā)器主從COMS邊沿D觸發(fā)器電路結(jié)構(gòu)特點(diǎn)或非門G1、G2和傳輸門TG2構(gòu)成主觸發(fā)器或非門G3、G4和傳輸門TG4構(gòu)成從觸發(fā)器TG1：輸入控制門TG3：主從觸發(fā)器之間的控制門TG1、TG2、TG3、TG4由互補(bǔ)的時鐘信號控制SD、RD：異步直接置“1”端、置“0”端，高電平有效SD=1、RD=0時Q=1SD=0、RD=1時Q=0101100010010110010特性方程：Qn+1=D（CP上升沿動作）動作特點(diǎn)：觸發(fā)器接受CP上升沿到達(dá)之前瞬間的輸入信號D，并在上升沿到達(dá)后翻轉(zhuǎn)，翻轉(zhuǎn)后的新狀態(tài)Qn+1=D（CP上升沿動作），無空翻。主從COMS邊沿D觸發(fā)器邏輯符號：邊沿型觸發(fā)器主從COMS邊沿D觸發(fā)器邊沿型觸發(fā)器【例3-4】在圖（a）所示主從COM邊沿D觸發(fā)器的CP脈沖端和D觸發(fā)信號端加如圖（b）所示信號，設(shè)SD=RD=0，觸發(fā)器的初態(tài)為0，試畫出觸發(fā)器的輸出波形。解：根據(jù)每一個CP上升沿到來之前瞬間的D信號，就可確定在每一個CP上升沿到來作用后的次態(tài)的波形，如圖（b）所示。（a）1100（b）10不同類型觸發(fā)器的相互轉(zhuǎn)換3.1.3不同類型觸發(fā)器之間的轉(zhuǎn)換

集成觸發(fā)器的主要產(chǎn)品是JK觸發(fā)器和D觸發(fā)器，其他功能的觸發(fā)器可由JK、D觸發(fā)器進(jìn)行轉(zhuǎn)換，四種邏輯功能的觸發(fā)器相互之間都可相互轉(zhuǎn)換。轉(zhuǎn)換方法：利用已有觸發(fā)器和待求觸發(fā)器的特性方程（即邏輯功能）應(yīng)相同的原則，求出轉(zhuǎn)換邏輯。轉(zhuǎn)換步驟：（1）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致。（3）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個方程相同的原則求出轉(zhuǎn)換邏輯。（4）根據(jù)轉(zhuǎn)換邏輯畫出邏輯電路圖。D觸發(fā)器轉(zhuǎn)換為其他類型觸發(fā)器D觸發(fā)器→T觸發(fā)器比較轉(zhuǎn)換邏輯圖3.1.3不同類型觸發(fā)器之間的轉(zhuǎn)換D觸發(fā)器→T/觸發(fā)器比較轉(zhuǎn)換邏輯圖D觸發(fā)器轉(zhuǎn)換為其他類型觸發(fā)器3.1.3不同類型觸發(fā)器之間的轉(zhuǎn)換

D觸發(fā)器→JK觸發(fā)器比較轉(zhuǎn)換邏輯圖3.1.3不同類型觸發(fā)器之間的轉(zhuǎn)換

D觸發(fā)器轉(zhuǎn)換為其他類型觸發(fā)器JK觸發(fā)器轉(zhuǎn)換為其他類型觸發(fā)器JK觸發(fā)器→D觸發(fā)器比較轉(zhuǎn)換邏輯圖3.1.3不同類型觸發(fā)器之間的轉(zhuǎn)換

變換JK觸發(fā)器→T觸發(fā)器比較轉(zhuǎn)換邏輯圖JK觸發(fā)器轉(zhuǎn)換為其他類型觸發(fā)器3.1.3不同類型觸發(fā)器之間的轉(zhuǎn)換

JK觸發(fā)器→T/觸發(fā)器比較轉(zhuǎn)換邏輯圖3.1.3不同類型觸發(fā)器之間的轉(zhuǎn)換JK觸發(fā)器轉(zhuǎn)換為其他類型觸發(fā)器變換JK觸發(fā)器→RS觸發(fā)器比較轉(zhuǎn)換邏輯圖3.1.3不同類型觸發(fā)器之間的轉(zhuǎn)換

3.2時序電路時序電路時序電路特點(diǎn)時序電路分析方法與步驟分析方法與步驟電路結(jié)構(gòu)上的特點(diǎn)實(shí)例解析邏輯功能上的特點(diǎn)知識分布網(wǎng)絡(luò)3.2.1時序邏輯電路的結(jié)構(gòu)與特點(diǎn)3.2.1時序邏輯電路的結(jié)構(gòu)與特點(diǎn)時序邏輯電路的特點(diǎn)邏輯功能上：任一時刻的輸出狀態(tài)不僅與該時刻的輸入變量的取值有關(guān)，而且還和以前的輸入狀態(tài)有關(guān)。

結(jié)構(gòu)上：主要是由組合邏輯電路和存儲電路（觸發(fā)器構(gòu)成）兩部分組成，且存儲電路必不可少，電路中存在反饋，存儲電路的輸出必須反饋到輸入端，與輸入信號一起共同決定組合電路的輸出。時序邏輯電路結(jié)構(gòu)示意框圖存儲電路的輸出狀態(tài)存儲電路的驅(qū)動輸入信號內(nèi)部輸入內(nèi)部輸出3.2.1時序邏輯電路的結(jié)構(gòu)與特點(diǎn)時序邏輯電路的功能描述輸出方程組：輸出方程描述時序邏輯電路輸出變量與輸入變量及存儲電路現(xiàn)態(tài)之間的邏輯關(guān)系。

Y（tn）=F[X（tn），Q（tn）]驅(qū)動方程組：驅(qū)動方程描述的是存儲電路的驅(qū)動信號和輸入變量及存儲電路現(xiàn)態(tài)之間的邏輯關(guān)系。

W（tn）=G[X（tn），Q（tn）]狀態(tài)方程組：狀態(tài)方程描述的是存儲電路的次態(tài)與驅(qū)動信號及存儲電路現(xiàn)態(tài)之間的邏輯關(guān)系。

Q（tn+1）=H[W（tn），Q（tn）]三個方程組3.2.1時序邏輯電路的結(jié)構(gòu)與特點(diǎn)時序邏輯電路的功能描述狀態(tài)轉(zhuǎn)換真值表：將現(xiàn)態(tài)、輸入、輸出、次態(tài)的各種取值組合列成表格現(xiàn)態(tài)輸入狀態(tài)輸出方程狀態(tài)方程代入求出次態(tài)輸出狀態(tài)狀態(tài)轉(zhuǎn)換真值表列出狀態(tài)轉(zhuǎn)換圖現(xiàn)態(tài)次態(tài)輸入/輸出現(xiàn)態(tài)、次態(tài)是相對輸入時鐘脈沖而言。時鐘脈沖作用前：初態(tài)（現(xiàn)態(tài)）時鐘脈沖作用后：次態(tài)時序圖：把在時鐘序列脈沖作用下存儲電路的狀態(tài)和輸出狀態(tài)隨時間變化的波形畫出來。三個分析工具3.2.1時序邏輯電路的結(jié)構(gòu)與特點(diǎn)時序邏輯電路的分類時序邏輯電路按存儲電路（即電路中的觸發(fā)器）狀態(tài)變化的特點(diǎn)可分為：同步時序電路和異步時序電路同步時序電路中所有的觸發(fā)器都受同一個時鐘脈沖的控制從而同時發(fā)生狀態(tài)變化。異步時序電路中各個觸發(fā)器無統(tǒng)一的時鐘脈沖，從而狀態(tài)變化不同時發(fā)生，與單個觸發(fā)器的時鐘控制信號有關(guān)時序電路按電路輸出方程的不同分為：米利(Mealy)型和穆爾(Moore)型米利型電路的輸出信號是該時刻存儲電路的狀態(tài)和輸入變量的函數(shù)。穆爾型電路輸出信號僅是該時刻存儲電路狀態(tài)的函數(shù)，與該時刻的輸入無關(guān)。3.2.2時序電路的分析步驟3.2.2時序電路的分析步驟時序電路分析:根據(jù)邏輯電路圖分析該電路實(shí)現(xiàn)的邏輯功能給定電路特性方程驅(qū)動方程狀態(tài)方程計算狀態(tài)轉(zhuǎn)換真值表狀態(tài)轉(zhuǎn)換圖時序圖cp觸發(fā)沿時鐘方程輸出方程分析步驟3.2.2時序電路的分析步驟【例3-5】分析圖示時序電路的邏輯功能。3.2.2時序電路的分析步驟【例3-5】分析圖示時序電路的邏輯功能。解第一步：寫方程式（1）時鐘方程CP2=CP1=CP0=CP

（2）驅(qū)動方程（3）狀態(tài)方程（4）輸出方程3.2.2時序電路的分析步驟【例3-5】分析圖示時序電路的邏輯功能。解第二步：列狀態(tài)轉(zhuǎn)換真值表依次設(shè)定電路現(xiàn)態(tài)（一般從=000開始，一直到=111）代入狀態(tài)方程和輸出方程，即可求出相應(yīng)的次態(tài)和輸出，結(jié)果如表所列

現(xiàn)態(tài)次態(tài)輸出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y000100100100000100010011010010001101010100110001011101003.2.2時序電路的分析步驟【例3-5】分析圖示時序電路的邏輯功能。解第三步：畫狀態(tài)轉(zhuǎn)換圖和時序圖根據(jù)狀態(tài)轉(zhuǎn)換真值表，進(jìn)行狀態(tài)整理，從初態(tài)000開始，畫出其次態(tài)和輸出，而這個次態(tài)又作為下個CP脈沖到來前的現(xiàn)態(tài)，再畫出其次態(tài)和對應(yīng)輸出，依次類推，直至畫出所有的狀態(tài)轉(zhuǎn)換情況

3.2.2時序電路的分析步驟【例3-5】分析圖示時序電路的邏輯功能。解第四步：邏輯功能的說明根據(jù)以上分析可以得出，以上電路是一個能自啟動的同步五進(jìn)制減法計數(shù)器。

時序圖3.3寄存器和移位寄存器知識分布網(wǎng)絡(luò)基本寄存器基本寄存器的結(jié)構(gòu)單向移位寄存器移位寄存器寄存器雙向移位寄存器寄存器的應(yīng)用3.3.1寄存器功能寄存器是用來暫時存放數(shù)據(jù)、指令等數(shù)字信號的時序邏輯器件。它由觸發(fā)器構(gòu)成，一個觸發(fā)器能存儲一位二值信息，n個觸發(fā)器構(gòu)成的寄存器能存儲n位二進(jìn)制代碼。分類若按功能分：基本寄存器和移位寄存器；若按接收信息的方式來分：雙拍工作方式和單拍工作方式。單拍工作方式就是時鐘觸發(fā)脈沖一到達(dá)，就存入新信息；雙拍工作方式就是先將寄存器置0，然后再存入新的信息。由D觸發(fā)器構(gòu)成的四位數(shù)碼寄存器3.3.1寄存器

16

1514131211109Vcc4Q4Q4D3D3Q3Qclk12345678ClR1Q1Q1D2D2Q2QGND1

001

110

0ClRClKDQ集成四D觸發(fā)器74LS175引腳排列和功能表低電平有效，異步上升沿觸發(fā)3.3.2移位寄存器3.3.2移位寄存器移位寄存器不但具有存儲代碼的功能，而且還具有移位功能。移位功能就是使寄存器里存儲的代碼在移位指令脈沖的作用下逐位左移或右移。分類：單向移位寄存器和雙向移位寄存器應(yīng)用：存儲代碼，數(shù)據(jù)的串行-并行轉(zhuǎn)換、數(shù)據(jù)的運(yùn)算和數(shù)據(jù)的處理3.3.2移位寄存器單向移位寄存器由D觸發(fā)器組成的左移位寄存器電路電路特點(diǎn)由D觸發(fā)器構(gòu)成，寄存器前一級的輸出Q依次接到下一級的數(shù)據(jù)輸入端Q0n+1=D0=DI(Qn)n+1=Dn=(Qn-1)n左移如何右移？3.3.2移位寄存器單向移位寄存器由D觸發(fā)器組成的左移位寄存器電路時序圖設(shè)串行輸入數(shù)據(jù)DI=1011

在每次有效的移位脈沖CP到來后，寄存器中的數(shù)據(jù)向左移動一位。經(jīng)過四個有效移位脈沖后，1011全部移入寄存器，Q3Q2Q1Q0輸出端得到并行數(shù)據(jù)1011，再經(jīng)過四個有效移位脈沖后，數(shù)據(jù)全部由Q3依次串行輸出。

串出并出串入11110000111111113.3.2移位寄存器雙向移位寄存器四位雙向移位寄存器74LS194邏輯符號圖雙向移位寄存器：即可左移又可右移的寄存器。它是在單向移位寄存器的基礎(chǔ)上加左、右移控制電路（門電路構(gòu)成），構(gòu)成既能右移、又能左移的雙向移位寄存器。工作方式控制端左移串行數(shù)據(jù)輸入端并行數(shù)據(jù)輸入端并行數(shù)據(jù)輸出端右移串行數(shù)據(jù)輸入端異步清零端低電平有效時鐘脈沖輸入輸出

說明M1M0CPDSLDSRD0D1D2D3Q0n+1

Q1n+1

Q2n+1

Q3n+1四位雙向移位寄存器74LS194功能表0××××××××××××××××××××××××××××××××××××××××××××××00000000000000011111111111111111↑↑↑↑↑d0d0d1d1d2d2d3d3Q0nQ1nQ2nQ2nQ1nQ0nQ1nQ2nQ2nQ1nQ3nQ3n保持清異步零并行置數(shù)右移輸入0右移輸入1左移輸入1左移輸入0保持3.3.2移位寄存器寄存器的應(yīng)用用雙向移位寄存器構(gòu)成的脈沖序列發(fā)生器序列脈沖是指在每個循環(huán)周期內(nèi)，在時間上按一定順序排列的脈沖信號，也稱順序脈沖，實(shí)際應(yīng)用中常需要序列脈沖控制某些部件按照規(guī)定順序完成一系列操作和計算，如霓虹燈控制電路。當(dāng)啟動信號輸入負(fù)脈沖時，使G2輸出為1，M1=M0=1，寄存器并行置數(shù)，Q0n+1Q1n+1Q2n+1Q3n+1=D0D1D2D3=1011。啟動信號消除后，由于Q1=0，使G1=1，G2輸入全1，所以G2=0，M1M0=01，開始執(zhí)行右移功能。由于在移位過程中，G1門輸入端總有一個為0，所以始終維持M1M0=01，不斷循環(huán)右移。

3.4計數(shù)器知識分布網(wǎng)絡(luò)二進(jìn)制計數(shù)器異步二進(jìn)制計數(shù)器N進(jìn)制計數(shù)器計數(shù)器十進(jìn)制計數(shù)器同步二進(jìn)制計數(shù)器同步十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器由觸發(fā)器構(gòu)成由移位寄存器構(gòu)成由集成計數(shù)芯片構(gòu)成3.4計數(shù)器計數(shù)器就是記憶輸入脈沖個數(shù)的電路幾個概念計數(shù)器的模（循環(huán)長度）：計數(shù)器的有效循環(huán)狀態(tài)總數(shù)N稱為計數(shù)器的模，也稱為計數(shù)器的循環(huán)長度，在邏輯符號中以“CTRDIVm”標(biāo)注模的數(shù)值。如“CTRDIV10”表m=10，即模為10計數(shù)長度（計數(shù)容量）：計數(shù)器最多能累計的脈沖個數(shù)，為N–1。如4位二進(jìn)制計數(shù)器最多累計(24–1)個脈沖，1位十進(jìn)制計數(shù)器最多累計10–1=9個脈沖3.4計數(shù)器計數(shù)器就是記憶輸入脈沖個數(shù)的電路分類按計數(shù)器中觸發(fā)器翻轉(zhuǎn)的時序異同

：有同步計數(shù)器和異步計數(shù)器。按計數(shù)變化規(guī)律：有加法計數(shù)器、減法計數(shù)器和可逆（加、減法）計數(shù)器。按計數(shù)制

：有二進(jìn)制計數(shù)器（模N為2n、n為觸發(fā)器的個數(shù)）、十進(jìn)制計數(shù)器（模N為10）和N進(jìn)制（任意進(jìn)制，模N≠2n又N≠10

）計數(shù)器

3.4.1二進(jìn)制計數(shù)器3.4.1二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器：輸出二進(jìn)制代碼來表示所累計脈沖個數(shù)。一個觸發(fā)器可構(gòu)成一位二進(jìn)制計數(shù)器，計數(shù)器的模為2，最多能累計1個脈沖。n個觸發(fā)器可構(gòu)成n位二進(jìn)制計數(shù)器，輸出n位二進(jìn)制代碼，計數(shù)器的模為2n，最多能累計2n-1個脈沖。

二進(jìn)制計數(shù)器可分為異步二進(jìn)制和同步二進(jìn)制計數(shù)器；有二進(jìn)制加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器異步二進(jìn)制計數(shù)器3.4.1二進(jìn)制計數(shù)器異步二進(jìn)制計數(shù)器

所謂異步是指電路中的各觸發(fā)器不受同一時鐘信號控制,因而各觸發(fā)器的翻轉(zhuǎn)就不在同一時刻。加法計數(shù)器輸入脈沖數(shù)觸發(fā)器狀態(tài)CPQ2nQ1nQ0n000010012010301141005101611071118000

3位二進(jìn)制加法計數(shù)器狀態(tài)表

01110011110003.4.1二進(jìn)制計數(shù)器異步二進(jìn)制計數(shù)器

加法計數(shù)器結(jié)構(gòu)特點(diǎn)每個觸發(fā)器都接成T/觸發(fā)器最低位觸發(fā)器的時鐘端接CP脈沖相鄰低位觸發(fā)器的輸出作為相鄰高位觸發(fā)器的時鐘觸發(fā)器是下降沿觸發(fā)，低位Q端輸出作為相鄰高位觸發(fā)器的時鐘信號。觸發(fā)器是上升沿觸發(fā)，低位端輸出作為相鄰高位觸發(fā)器的時鐘信號電路3.4.1二進(jìn)制計數(shù)器異步二進(jìn)制計數(shù)器

減法計數(shù)器輸入脈沖數(shù)觸發(fā)器狀態(tài)CPQ2nQ1nQ0n000011112110310141005011601070018000

3位二進(jìn)制減法計數(shù)器狀態(tài)表

0011011001103.4.1二進(jìn)制計數(shù)器異步二進(jìn)制計數(shù)器

減法計數(shù)器結(jié)構(gòu)特點(diǎn)每個觸發(fā)器都接成T/觸發(fā)器最低位觸發(fā)器的時鐘端接CP脈沖相鄰低位觸發(fā)器的輸出作為相鄰高位觸發(fā)器的時鐘觸發(fā)器是上升沿觸發(fā)，低位Q端輸出作為相鄰高位觸發(fā)器的時鐘信號。觸發(fā)器是下降沿觸發(fā)，低位端輸出作為相鄰高位觸發(fā)器的時鐘信號電路同步二進(jìn)制計數(shù)器3.4.1二進(jìn)制計數(shù)器同步二進(jìn)制計數(shù)器

所謂同步是指電路中的各觸發(fā)器受同一時鐘信號控制,因而各觸發(fā)器的翻轉(zhuǎn)在同一時刻。工作速度比異步快，工作頻率可以較高。加法計數(shù)器輸入脈沖數(shù)觸發(fā)器狀態(tài)CPQ2nQ1nQ0n000010012010301141005101611071118000

3位二進(jìn)制加法計數(shù)器狀態(tài)表

與異步3位二進(jìn)制加法計數(shù)器相同3.4.1二進(jìn)制計數(shù)器同步二進(jìn)制計數(shù)器

加法計數(shù)器結(jié)構(gòu)特點(diǎn)各觸發(fā)器的時鐘端都接CP脈沖最低位觸發(fā)器接成T/觸發(fā)器，其余各級為T觸發(fā)器

電路以JK觸發(fā)器為例

進(jìn)位輸出3.4.1二進(jìn)制計數(shù)器同步二進(jìn)制計數(shù)器

加法計數(shù)器時序圖如果CP脈沖的頻率為f0，那么Q0的頻率為，Q1的頻率為，Q2的頻率為。說明計數(shù)器具有分頻作用，也叫分頻器。

n位二進(jìn)制計數(shù)器最高位輸出信號頻率為CP脈沖頻率的2n

之一，即2n分頻。

3.4.1二進(jìn)制計數(shù)器同步二進(jìn)制計數(shù)器

減法計數(shù)器結(jié)構(gòu)特點(diǎn)各觸發(fā)器的時鐘端都接CP脈沖最低位觸發(fā)器接成T/觸發(fā)器，其余各級為T觸發(fā)器

以JK觸發(fā)器為例

同步二進(jìn)制減法計數(shù)器的計數(shù)規(guī)律與前面介紹的異步二進(jìn)制減法計數(shù)器的計數(shù)規(guī)律相同，只是結(jié)構(gòu)上有所不同3.4.1二進(jìn)制計數(shù)器集成同步二進(jìn)制加法計數(shù)器74LS163

邏輯符號圖同步置0控制端低電平有效同步置數(shù)控端低電平有效并行數(shù)據(jù)輸入端輸出端進(jìn)位輸出端計數(shù)控端高電平有效時鐘輸入端3.4.1二進(jìn)制計數(shù)器集成同步二進(jìn)制加法計數(shù)器74LS163

功能表輸入輸出清零置數(shù)使能時鐘并行輸入CTPCTTCPD3D2D1D0Q3Q2Q1Q0功能說明0×××↑××××0000同步清零10××↑D3D2D1D0D3D2D1D0同步置數(shù)1111↑××××加法計數(shù)計數(shù)110××××××Q3Q2Q1Q0保持11×0×××××Q3Q2Q1Q0保持3.4.1二進(jìn)制計數(shù)器集成同步二進(jìn)制加法計數(shù)器74LS163

功能分析①同步清0功能。當(dāng)=0且在CP上升沿時，不管其他控制端信號如何，計數(shù)器清0，即Q3Q2Q1Q0=0000，具有最高優(yōu)先級別。②同步并行置數(shù)功能。當(dāng)=1且=0時，不管其他控制端信號如何，在CP上升沿作用下，并行輸入的數(shù)據(jù)D3～D0被置入計數(shù)器，即Q3Q2Q1Q0=D3D2D1D0。

③同步二進(jìn)制加法計數(shù)功能。當(dāng)==1且CTT=CTP=1時，計數(shù)器在CP脈沖上升沿觸發(fā)下進(jìn)行二進(jìn)制加法計數(shù)。④保持功能。當(dāng)==1且CTT和CTP至少有一個為0時，計數(shù)器保持原來的狀態(tài)不變。⑤實(shí)現(xiàn)二進(jìn)制計數(shù)的位擴(kuò)展。進(jìn)位輸出信號CO=CTT·Q3n·Q2n·Q1n·Q0n。當(dāng)計數(shù)到Q3nQ2nQ1nQ0n=1111，且CTT=1時，CO=1，即CO產(chǎn)生一個高電平，當(dāng)再來一個脈沖上升沿（第16個脈沖），計數(shù)器的狀態(tài)返回到0000時，CO=0，即CO跳至低電平，故用CO的高電平作為向高4位級聯(lián)的進(jìn)位信號，以構(gòu)成8位以上二進(jìn)制計數(shù)器。3.4.1二進(jìn)制計數(shù)器集成同步二進(jìn)制加法計數(shù)器74LS163

級聯(lián)擴(kuò)展3片74LS163構(gòu)成的12位二進(jìn)制計數(shù)器12位計數(shù)器的狀態(tài)總數(shù)即模為212，可累計212-1個脈沖

異步十進(jìn)制計數(shù)器3.4.2十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器輸出十進(jìn)制的編碼（BCD碼）以表示累計的脈沖數(shù)，所以十進(jìn)制計數(shù)器亦稱為二–十進(jìn)制計數(shù)器。十進(jìn)制的編碼方式很多，最常用的是8421BCD碼。異步十進(jìn)制計數(shù)器

典型電路分析異步計數(shù)器尤其要注意各級觸發(fā)器的時鐘信號！3.4.2十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器

典型電路時鐘方程驅(qū)動方程狀態(tài)方程3.4.2十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器

典型電路狀態(tài)轉(zhuǎn)換圖有自啟動能力CPQ3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+110000000120001001030010001140011010050100010160101011070110011180111100091000100110100100001101010112101101001110011012110101001111011112111100008421BCD碼十進(jìn)制加法計數(shù)器狀態(tài)轉(zhuǎn)換表有自啟動能力3.4.2十進(jìn)制計數(shù)器十進(jìn)制加法計數(shù)器時序圖十進(jìn)制計數(shù)器最高位輸出信號的頻率是輸入計數(shù)脈沖CP頻率f0的十分之一，所以十進(jìn)制計數(shù)器又稱為十分頻電路。3.4.2十進(jìn)制計數(shù)器邏輯符號圖異步清零端低電平有效并行數(shù)據(jù)輸入端輸出端計數(shù)/置數(shù)控制端時鐘輸入端異步十進(jìn)制計數(shù)器

可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS1963.4.2十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器

可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS196功能分析任意狀態(tài)0異步清零任意狀態(tài)任意狀態(tài)00003.4.2十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器

可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS196功能分析任意狀態(tài)1異步置數(shù)0110001103.4.2十進(jìn)制計數(shù)器功能分析異步十進(jìn)制計數(shù)器

可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS196一位二進(jìn)制加法計數(shù)任意狀態(tài)11任意狀態(tài)CP脈沖加入二分頻輸出3.4.2十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器

可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS196功能分析五進(jìn)制加法計數(shù)任意狀態(tài)11任意狀態(tài)CP脈沖加入五分頻輸出高位3.4.2十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器

可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS196功能分析5421BCD碼十進(jìn)制加法計數(shù)11任意狀態(tài)CP脈沖加入Q0Q3Q2Q15421BCD輸出高位3.4.2十進(jìn)制計數(shù)器異步十進(jìn)制計數(shù)器

可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS196功能分析8421BCD碼十進(jìn)制加法計數(shù)11任意狀態(tài)CP脈沖加入Q3Q2Q1Q08421BCD碼輸出3.4.2十進(jìn)制計數(shù)器功能表異步十進(jìn)制計數(shù)器

可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS196輸入輸出說明D0D1D2D3Q3Q2Q1Q00×××××××0000異步清零10××d0d1d2d3d3d2d1d0異步置數(shù)11↓××××××××二分頻輸出一位二進(jìn)制加計數(shù)11×↓××××五分頻輸出×五進(jìn)制計數(shù)器3.4.2十進(jìn)制計數(shù)器可預(yù)置的二-五-十進(jìn)制異步加法計數(shù)器74LS196根據(jù)十進(jìn)制加法計數(shù)特點(diǎn)，當(dāng)?shù)臀恍酒嫷降?0個脈沖時，Q3由1→0，產(chǎn)生下降沿，使高位片加1計數(shù)，符合“逢十進(jìn)一”規(guī)律。所以只要將低位片的Q3作為相鄰高位片的計數(shù)時鐘即可。

用兩片74196構(gòu)成的百進(jìn)制計數(shù)器級聯(lián)擴(kuò)展同步十進(jìn)制計數(shù)器3.4.2十進(jìn)制計數(shù)器同步十進(jìn)制計數(shù)器

具有自啟動能力的同步8421BCD碼十進(jìn)制加法計數(shù)器驅(qū)動方程狀態(tài)方程輸出方程現(xiàn)態(tài)次態(tài)輸出說明Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1CO000000010計數(shù)有效循環(huán)000100100001000110001101000010001010010101100011001110011110000100010010100100001101010110無效狀態(tài)能自啟動101101001110011010110101001111011110111100001同步十進(jìn)制加法計數(shù)器狀態(tài)轉(zhuǎn)換表3.4.2十進(jìn)制計數(shù)器邏輯符號圖異步清零端高電平有效并行數(shù)據(jù)輸入端輸出端異步置數(shù)控制端低電平有效加計數(shù)時鐘輸入端同步十進(jìn)制計數(shù)器

集成同步十進(jìn)制可逆計數(shù)器74LS192減計數(shù)時鐘輸入端借位脈沖輸出端進(jìn)位脈沖輸出端3.4.2十進(jìn)制計數(shù)器同步十進(jìn)制計數(shù)器

集成同步十進(jìn)制可逆計數(shù)器74LS192功能表輸入輸出說明CRCPUCPDD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+11×××××××0000異步清零00××d3d2d1d0d3d2d1d0異步置數(shù)01↑1××××加法計數(shù)011↑××××減法計數(shù)0111××××保持3.4.2十進(jìn)制計數(shù)器集成同步十進(jìn)制可逆計數(shù)器74LS192的級聯(lián)擴(kuò)展用兩片74LS192構(gòu)成百進(jìn)制計數(shù)器N進(jìn)制計數(shù)器3.4.3N進(jìn)制計數(shù)器N進(jìn)制計數(shù)器的狀態(tài)循環(huán)總數(shù)為N，即模N≠2n，n為觸發(fā)器的個數(shù)，也稱為任意進(jìn)制計數(shù)器。

構(gòu)成N進(jìn)制計數(shù)器的方法大致分三種第一種是利用觸發(fā)器直接構(gòu)成的，稱為反饋?zhàn)枞ǎ坏诙N是用移位寄存器構(gòu)成的，稱為串行反饋法；第三種是用集成計數(shù)芯片構(gòu)成，有反饋清零法和反饋置數(shù)法。3.4.3N進(jìn)制計數(shù)器由觸發(fā)器構(gòu)成N進(jìn)制計數(shù)器

n個觸發(fā)器可構(gòu)成最大模為2n的二進(jìn)制計數(shù)器，但如果改變其連接方法，舍去部分狀態(tài)，就可構(gòu)成任意N進(jìn)制計數(shù)器，N<2n

同步三進(jìn)制計數(shù)器異步五進(jìn)制計數(shù)器3.4.3N進(jìn)制計數(shù)器用移位寄存器構(gòu)成N進(jìn)制計數(shù)器將移位寄存器的輸出以一定方式反饋到串行輸入端，就可構(gòu)成許多特殊編碼的移位寄存器型N進(jìn)制計數(shù)器——串行反饋法電路結(jié)構(gòu)：低位的Q輸出端與高位的D輸入端相連，最高位的Q端與最低位的D端相連。特點(diǎn)：n級觸發(fā)器可組成n位環(huán)形計數(shù)器，循環(huán)長度為n。狀態(tài)利用率低，不能自啟動。F0QDF1QDF2QDF3QDCP環(huán)形計數(shù)器3.4.3N進(jìn)制計數(shù)器環(huán)形計數(shù)器能自啟動的4位環(huán)形計數(shù)器狀態(tài)轉(zhuǎn)換圖有效循環(huán)狀態(tài)3.4.3N進(jìn)制計數(shù)器用移位寄存器構(gòu)成N進(jìn)制計數(shù)器F0QDF1QDF2QDF3QDCPQ扭環(huán)計數(shù)器電路結(jié)構(gòu)：低位的Q輸出端與高位的D輸入端相連，最高位的

端與最低位的D端相連。特點(diǎn)：每次狀態(tài)變化只有一個觸發(fā)器翻轉(zhuǎn)。n級觸發(fā)器可組成2n進(jìn)制計數(shù)器，循環(huán)長度為2n。狀態(tài)利用率低，有2n-2n個狀態(tài)沒有利用。不能自啟動。3.4.3N進(jìn)制計數(shù)器扭環(huán)計數(shù)器能自啟動的4位扭環(huán)計數(shù)器狀態(tài)轉(zhuǎn)換圖有效循環(huán)狀態(tài)用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器3.4.3N進(jìn)制計數(shù)器用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器反饋清零法利用計數(shù)器清零端的清零作用，截取計數(shù)過程中的某一個中間狀態(tài)控制清零端，使計數(shù)器由此狀態(tài)返回到零重新開始計數(shù)。把模數(shù)大的計數(shù)器改成模數(shù)小的計數(shù)器。關(guān)鍵：控制清零信號的狀態(tài)選擇與芯片的清零方式有關(guān)清零識別碼Na：產(chǎn)生清零信號的輸出狀態(tài)所對應(yīng)的十進(jìn)制數(shù)值如用二進(jìn)制計數(shù)器，則Na需轉(zhuǎn)化為二進(jìn)制碼。如用十進(jìn)制計數(shù)器，則Na需轉(zhuǎn)化為BCD碼。注意如用1011這個狀態(tài)即Na=11=(1011)2作為產(chǎn)生清零信號的狀態(tài)，如果該芯片是同步清零，則1011出現(xiàn)，并不清零，等第12個脈沖到來完成清零作用回到零狀態(tài)0000000100100011010011001011101010011000111111100111011001011101反饋清零法例：用4位二進(jìn)制計數(shù)器芯片構(gòu)建12進(jìn)制計數(shù)器4位二進(jìn)制計數(shù)器的狀態(tài)轉(zhuǎn)換圖N=12如用1011這個狀態(tài)即Na=(1011)2作為產(chǎn)生清零信號的狀態(tài)，如果該芯片是異步清零，只要1011一出現(xiàn)，立即清零，回到零狀態(tài)所以要用1100這個狀態(tài)即Na=12=(1100)2作為產(chǎn)生清零信號的狀態(tài)，由于該芯片是異步清零，只要1100一出現(xiàn)，立即清零，回到零狀態(tài)10111100同步清零Na=N-1=11=(1011)2異步清零Na=N=12=(1100)2異步清零方式第Na個狀態(tài)一出現(xiàn)，立即清零，清零識別碼所取狀態(tài)不再環(huán)內(nèi)。有效狀態(tài)從0～N-1，共計N個狀態(tài)。同步清零方式計數(shù)到Na狀態(tài)時，清零端有效，因同步清零，并不立即清零，直到下一時鐘脈沖到來。即清零識別碼所取狀態(tài)在計數(shù)循環(huán)內(nèi)。有效狀態(tài)從0～N-1，共計N個狀態(tài)將Na轉(zhuǎn)換為相應(yīng)的狀態(tài)輸出值，將值為1的輸出端接入門電路，產(chǎn)生清零信號——低電平有效清零的用與非門，高電平有效清零的用與門。Na=NNa=N-1清零信號的產(chǎn)生用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器【例3-6】試用74196構(gòu)成八進(jìn)制計數(shù)器解：74196為異步清零，所以Na=N=(8)10=(1000)8421BCD，低電平有效清零，所以用非門。

用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器【例3-7】用兩片74LS163構(gòu)成六十八進(jìn)制計數(shù)器。

解：（1）首先將兩片74LS163連接成8位二進(jìn)制計數(shù)器。（2）因為74LS163是同步清零，所以Na=N-1=(68-1)10=(67)10=(01000011)2，所以當(dāng)計數(shù)狀態(tài)值為01000011時，使清零信號有效，用計數(shù)器輸出狀態(tài)值中的“1”控制清零端，因為74LS163是低電平清零，將Q6Q1Q0輸出端送入與非門，與非門的輸出接74LS163的清零端。3.4.3N進(jìn)制計數(shù)器用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器反饋置數(shù)法利用具有置數(shù)功能的計數(shù)器，截取從Nb到Na之間的N個有效狀態(tài)構(gòu)成N進(jìn)制計數(shù)器。關(guān)鍵：置數(shù)信號的選擇與芯片的置數(shù)方式有關(guān)Na為計數(shù)器置數(shù)端控制信號所取的狀態(tài)碼。

異步置數(shù)方式：Na=Nb

+N，第Na個狀態(tài)一出現(xiàn)，立即置數(shù)，置數(shù)識別碼所取狀態(tài)不再環(huán)內(nèi)。同步置數(shù)方式：Na=Nb

+N-1，置數(shù)識別碼所取狀態(tài)在計數(shù)循環(huán)內(nèi)。

N進(jìn)制：N是個十進(jìn)制數(shù)，如七進(jìn)制、六十進(jìn)制。如用二進(jìn)制計數(shù)器，則Na需轉(zhuǎn)化為二進(jìn)制碼。如用十進(jìn)制計數(shù)器，則Na需轉(zhuǎn)化為BCD碼。通過門電路組合輸出置數(shù)信號（低電平有效的置數(shù)與非門，高電平有效置數(shù)的用與門）Nb為計數(shù)器所置數(shù)的狀態(tài)碼

如用1011這個狀態(tài)即Na=11=(1011)2作為產(chǎn)生置數(shù)信號的狀態(tài)，如果該芯片是同步置數(shù)，則1011出現(xiàn)，并不置數(shù)，等第12個脈沖到來完成置數(shù)，置4個0，回到零狀態(tài)0000000100100011010011001011101010011000111111100111011001011101反饋置數(shù)法例：用4位二進(jìn)制計數(shù)器芯片構(gòu)建12進(jìn)制計數(shù)器4位二進(jìn)制計數(shù)器的狀態(tài)轉(zhuǎn)換圖N=12如用1011這個狀態(tài)即Na=(1011)2作為產(chǎn)生置數(shù)信號的狀態(tài)，如果該芯片是異步置數(shù)，只要1011一出現(xiàn)，立即置數(shù)，置4個0，回到零狀態(tài)所以要用1100這個狀態(tài)即Na=12=(1100)2作為產(chǎn)生置數(shù)信號的狀態(tài)，由于該芯片是異步置數(shù)，只要1100一出現(xiàn)，立即置數(shù)，置4個0，回到零狀態(tài)10111100同步置數(shù)Na=N-1=11=(1011)2異步置數(shù)Na=N=12=(1100)2用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器【例3-8】試用74LS161構(gòu)成十一進(jìn)制計數(shù)器（反饋置數(shù)法和反饋清零法）解：（1）反饋置數(shù)法，74LS161設(shè)有同步置數(shù)控制端，低電平有效，置數(shù)數(shù)據(jù)端D3D2D1D0=0010，即Nb=(0010)2=(2)10，Na=Nb＋N－1=2+11-1=12=(1100)2。用與非門，電路及狀態(tài)轉(zhuǎn)換圖如圖所示。用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器【例3-8】試用74LS161構(gòu)成十一進(jìn)制計數(shù)器（反饋置數(shù)法和反饋清零法）解：（2）反饋清零法，74LS161設(shè)有異步清零控制端，低電平有效，所以Na=N=(11)10=(1011)2

，1011是暫態(tài)，存在的時間極短,不屬于有效狀態(tài)。電路及狀態(tài)轉(zhuǎn)換圖如圖所示。用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器【例3-9】圖3-68所示是由兩片74LS163構(gòu)成的計數(shù)器，試分析輸出端Y的脈沖頻率與CP脈沖頻率的比值是多少？解：（1）分別分析高低位74LS163芯片的使能端接法，均實(shí)現(xiàn)了加法計數(shù)功能。（2）圖中兩片74LS163均是采用反饋置數(shù)法。由于是同步置數(shù)，低位完成的是七進(jìn)制計數(shù)，反饋?zhàn)R別碼Na為（0110）2；高位完成的是八進(jìn)制計數(shù)，反饋?zhàn)R別碼Na為（0111）2。用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器【例3-9】圖3-68所示是由兩片74LS163構(gòu)成的計數(shù)器，試分析輸出端Y的脈沖頻率與CP脈沖頻率的比值是多少？解：（3）觀察高低位芯片的級聯(lián)，低位的計數(shù)脈沖由外接CP直接提供，而高位CP只有當(dāng)?shù)臀挥嫈?shù)芯片Q2由1變?yōu)?時，才能得到一個脈沖上升沿狀態(tài)完成一次跳變，因此低位每計七個脈沖高位計一個脈沖。（4）高低位合起來觀察，結(jié)論就是該計數(shù)器完成7×8=56進(jìn)制計數(shù)，輸出端Y的脈沖頻率與CP脈沖頻率的比值為1/56。知識梳理與總結(jié)1.觸發(fā)器是構(gòu)成時序邏輯電路的基本單元電路，它具有兩個穩(wěn)定的狀態(tài)：1狀態(tài)和0狀態(tài)，觸發(fā)器具有記憶功能，可以存儲一位二值信息。2.觸發(fā)器的輸入信號分為三類。一是置位和復(fù)位信號，對觸發(fā)器置1或置0，有同步和異步兩種，前者受時鐘信號控制，后者不受時鐘信號的控制。二是時鐘脈沖信號，決定觸發(fā)器何時發(fā)生狀態(tài)的改變。三是輸入觸發(fā)信號，在時鐘脈沖的作用下控制觸發(fā)器的狀態(tài)。

3.觸發(fā)器的邏輯功能是指觸發(fā)器的次態(tài)和現(xiàn)態(tài)及輸入信號之間在穩(wěn)態(tài)下的邏輯關(guān)系，這種邏輯關(guān)系可以用特性表、特性方程、狀態(tài)轉(zhuǎn)換圖、激勵表和時序圖給出。不同類型的觸發(fā)器相互之間可以相互轉(zhuǎn)換。知識梳理與總結(jié)4.觸發(fā)器的電路結(jié)構(gòu)形式?jīng)Q定觸發(fā)器的觸發(fā)方式。5.時序邏輯電路由觸發(fā)器和組合邏輯電路組成，電路中存在反饋，它任何時刻的輸出不僅和此時刻的輸入有關(guān)，而且還與電路原來的狀態(tài)有關(guān)。6.時序邏輯電路的分析步驟為：列時鐘方程、驅(qū)動方程、輸出方程及狀態(tài)方程，再計算并列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖，從而判斷電路的邏輯功能。7.寄存器是用來暫時存放數(shù)據(jù)、指令等數(shù)字信號的時序邏輯器件。它由具有存儲功能的觸發(fā)器構(gòu)成，具有記憶功能，n個觸發(fā)器構(gòu)成的寄存器能存儲n位二進(jìn)制代碼。移位寄存器不但具有存儲代碼的功能，而且還具有移位功能。8.計數(shù)器能累計輸入脈沖的個數(shù)。有同步計數(shù)器和異步計數(shù)器，加法計數(shù)器、減法計數(shù)器和可逆（加、減法）計數(shù)器，二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器和N進(jìn)制計數(shù)器。9.用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器的方法有反饋清零法和反饋置數(shù)法。用集成計數(shù)芯片構(gòu)成N進(jìn)制計數(shù)器的關(guān)鍵是集成計數(shù)芯片的清零和置數(shù)方式。“十二五”職業(yè)教育國家規(guī)劃教材

經(jīng)全國職業(yè)教育教材審定委員會審定數(shù)字電子技術(shù)及應(yīng)用（第2版）學(xué)習(xí)單元4

振蕩電路的制作與調(diào)試

數(shù)字鐘組成框圖4-1555定時器4-2555定時器的應(yīng)用電路4-3石英晶體多諧振蕩器實(shí)訓(xùn)項目1HZ秒脈沖信號發(fā)生器的分析與設(shè)計

50HZ振蕩電路的制作與調(diào)試完成項目任務(wù)所需知識點(diǎn)1、555時基電路的結(jié)構(gòu)、工作原理、引腳功能；晶振的工作原理2、由555構(gòu)成多諧振蕩器電路，多諧振蕩器的功能特點(diǎn)、參數(shù)計算、應(yīng)用；知識重點(diǎn)555時基電路的結(jié)構(gòu)、工作原理、引腳功能石英晶體振蕩器的工作原理知識難點(diǎn)555應(yīng)用電路的功能分析及參數(shù)計算職業(yè)技能訓(xùn)練能利用555、石英晶體振蕩器設(shè)計制作振蕩電路，能進(jìn)行參數(shù)計算并能使用萬用表、示波器等儀器儀表進(jìn)行調(diào)試能用555、電阻、電位器、電容等器件設(shè)計功能電路能根據(jù)設(shè)計的原理圖選用IC芯片，并能列出材料清單并根據(jù)清單備齊所需元器件能根據(jù)電路制作與調(diào)試需要選用五金工具和焊接工具，制作短連線并能插接短連線，能對電子元器件引線浸錫能根據(jù)設(shè)計的原理圖進(jìn)行合理的布線布局，使用焊接工具手工焊接實(shí)際電路（電路板）能正確焊接IC芯片管腳、電源和地線能發(fā)現(xiàn)電路制作過程中出現(xiàn)的工藝質(zhì)量問題，能編寫工作任務(wù)報告能團(tuán)結(jié)小組成員、開展分工合作；具有成本意識、質(zhì)量意識4.1555定時器知識分布網(wǎng)絡(luò)電路結(jié)構(gòu)功能復(fù)位置位維持直接復(fù)位555定時器電阻分壓器電壓比較器基本RS觸發(fā)器放電三極管T輸出緩沖器4.1555定時器555定時器是一種電路結(jié)構(gòu)簡單、使用方便靈活、應(yīng)用非常廣泛的模擬與數(shù)字電路相結(jié)合的中規(guī)模集成電路，也稱為時基電路。555定時器廣泛應(yīng)用于脈沖波形的產(chǎn)生與變換、儀器與儀表電路、測量與控制電路、定時和報警以及家用電器與電子玩具等領(lǐng)域。555定時器的電源電壓范圍寬，TTL555定時器為5~16V，輸出最大負(fù)載電流可達(dá)200mA，可直接驅(qū)動微電機(jī)、指示燈及揚(yáng)聲器等。COMS555的電源電壓為3~18V，但輸出最大負(fù)載電流為4mA。TTL單定時器型號最后3位數(shù)字為555，雙定時器為556；CMOS單定時器型號的最后4位數(shù)字為7555，雙定時器型號為7556。4.1.1555定時器的電路結(jié)構(gòu)555定時器由五部分組成，即由電阻分壓器（三個5kΩ電阻構(gòu)成）、電壓比較器（C1和C2）、基本RS觸發(fā)器（由G1和G2兩個與非門組成）、集電極開路的放電三極管T和輸出緩沖級（G3）組成。

直接復(fù)位端低電平有效外加控制電壓端電壓輸出端放電端復(fù)位控制輸入端置位控制輸入端172865434.1.1555定時器的電路結(jié)構(gòu)電阻分壓器（三個5kΩ電阻構(gòu)成）為電壓比較器（C1和C2）提供兩個基準(zhǔn)電壓。電壓比較器為RS觸發(fā)器提供觸發(fā)信號：u+＞u-,輸出高電平UOH(

“1”)u+＜u-,輸出低電平UOL(“0”)RS觸發(fā)器：低電平有效觸發(fā)則Q=0則Q=1RS觸發(fā)器控制放電管T的工作狀態(tài)(導(dǎo)通或截止)T導(dǎo)通T截止Q0104.1.2555定時器的功能THC1C2uoT功能說明0××××0導(dǎo)通直接復(fù)位功能11截止置位功能10導(dǎo)通復(fù)位功能

1保持保持維持功能555定時器功能表注：VCO端無外加控制電壓

4.2555定時器的應(yīng)用電路知識分布網(wǎng)絡(luò)555定時器的應(yīng)用電路施密特觸發(fā)器多諧振蕩器單穩(wěn)態(tài)觸發(fā)器參數(shù)計算電路組成4.2.1用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器①電路只有一個穩(wěn)定的狀態(tài)，另一個狀態(tài)是暫穩(wěn)態(tài)，不加觸發(fā)信號時，它始終處于穩(wěn)態(tài)；②在外加觸發(fā)脈沖（上升沿或下降沿）作用下，電路才能由穩(wěn)態(tài)進(jìn)入暫穩(wěn)態(tài)，暫穩(wěn)態(tài)不能長久保持，經(jīng)過一段時間后能自動返回原來的穩(wěn)態(tài)；③暫穩(wěn)態(tài)持續(xù)的時間tW取決于電路本身的參數(shù)，與外加觸發(fā)信號無關(guān)。單穩(wěn)態(tài)觸發(fā)器具有以下特點(diǎn)：4.2.1用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器電路結(jié)構(gòu)R、C——定時元件（決定tW）4.2.1用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器工作原理

1)穩(wěn)態(tài)：接通VCC后瞬間，VCC通過R對C充電，當(dāng)uc上升到2VCC/3時，⑥管腳為1,②管腳ui

=1，∴uo=0，放電管T導(dǎo)通，C又通過T放電，使uc=0，但ui

=1，故uo=0不變，電路處于穩(wěn)態(tài)。穩(wěn)態(tài)4.2.1用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器工作原理

2)觸發(fā)由穩(wěn)態(tài)進(jìn)入暫穩(wěn)態(tài)：ui負(fù)脈沖到來時刻，因ui＜VCC/3為0，uc

仍為0，∴uo由0變?yōu)?，放電管T截止，VCC經(jīng)R對C充電，電路進(jìn)入暫穩(wěn)態(tài)。暫穩(wěn)態(tài)穩(wěn)態(tài)觸發(fā)4.2.1用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器工作原理

暫穩(wěn)態(tài)穩(wěn)態(tài)3）暫穩(wěn)態(tài)自動恢復(fù)到穩(wěn)態(tài)：當(dāng)uc充電到2VCC/3為1時，ui負(fù)脈沖已消失ui

=1，∴輸出uo＝0，T導(dǎo)通，C放電，電路自動恢復(fù)到穩(wěn)態(tài)。穩(wěn)態(tài)4.2.1用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器輸出脈沖寬度tW的計算暫穩(wěn)態(tài)單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)的維持時間tW就是電容上的電壓由0按指數(shù)規(guī)律上升到2/3VCC的時間，根據(jù)一階RC電路三要素法，電容兩端的電壓為：由于τ為充電時間常數(shù)，τ=RC，t=tw時

得4.2.1用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器應(yīng)用單穩(wěn)態(tài)觸發(fā)器屬于脈沖整形電路,常用于脈沖波形的整形（把不規(guī)則的波形轉(zhuǎn)換成寬度、幅度都相等的波形）,延時（把輸入信號延遲一定時間后輸出）、定時（產(chǎn)生一定寬度的矩形波）。單穩(wěn)態(tài)觸發(fā)器用作定時電路用555定時器構(gòu)成施密特觸發(fā)器4.2.2用555定時器構(gòu)成施密特觸發(fā)器施密特觸發(fā)器：輸出和輸入電壓具有滯后電壓傳輸特性的電路。特點(diǎn)：1）屬于電平觸發(fā)，有兩個穩(wěn)定的狀態(tài)，是雙穩(wěn)態(tài)觸發(fā)電路。2）對于正向和負(fù)向增長的輸入信號，電路的觸發(fā)轉(zhuǎn)換電平不同。定義：反相輸出的傳輸特性0UT+UT-uoui1uiuo反相輸出的邏輯符號反相輸出特性：當(dāng)輸入電壓正向增加到正向閥值電壓UT＋時，輸出由1態(tài)翻轉(zhuǎn)到0態(tài)；當(dāng)輸入電壓反向減小到負(fù)向閥值電壓UT－時,輸出由0態(tài)翻轉(zhuǎn)到1態(tài)。UT＋與UT－的差值ΔUT＝UT＋–UT－稱作回差電壓。類型：反相輸出的施密特觸發(fā)器同相輸出的施密特觸發(fā)器同相輸出特性：當(dāng)輸入電壓正向增加到正向閥值電壓UT＋時，輸出由0態(tài)翻轉(zhuǎn)到1態(tài)；當(dāng)輸入電壓反向減小到負(fù)向閥值電壓UT－時,輸出由1態(tài)翻轉(zhuǎn)到0態(tài)。傳輸特性及邏輯符號4.2.2用555定時器構(gòu)成施密特觸發(fā)器電路結(jié)構(gòu)與工作原理2.當(dāng)ui反向減小：當(dāng)ui＜2VCC/3且ui＞VCC/3時，6、2管腳0、1，輸出保持不變∴uo=0；ui≤VCC/3時，6、2管腳為0、0，∴uo=10000110111111001.當(dāng)ui正向增長：當(dāng)ui＜VCC/3時，6、2管腳狀態(tài)為0、0，繼續(xù)增大到ui＜2VCC/3時，6、2管腳狀態(tài)為0、1，∴uo=1；當(dāng)ui≥2VCC/3時，6、2管腳為1、1，輸出由1變?yōu)?。∴uo=0010000114.2.2用555定時器構(gòu)成施密特觸發(fā)器傳輸特性輸入信號由小變大時，使電路狀態(tài)發(fā)生翻轉(zhuǎn)所對應(yīng)的輸入電壓稱作正向閾值電壓。輸入信號由大變小時，使電路狀態(tài)發(fā)生翻轉(zhuǎn)所對應(yīng)的輸入電壓稱作負(fù)向閾值電壓。外接控制電壓可改變它們的值4.2.2用555定時器構(gòu)成施密特觸發(fā)器應(yīng)用