15-10MSPS高速12BIT模數(shù)轉(zhuǎn)換器(中文)

/功能框圖產(chǎn)品亮點AD9221/AD9223/AD9220系列提供了一個完全的12位取樣單片，28-引線SOIC和SSOP封裝兼容的模擬到數(shù)字轉(zhuǎn)換功能。靈活的采樣速率：AD9221、AD9223和AD9220采樣速率分1.5MSPS,3.0MSPS和10.0MSPS。低功率和單電源—AD9221，AD9223，AD9220分別在單5V電源上功耗只有59mW、100mW和250mW。在溫度范圍內(nèi)具有優(yōu)秀的直流性能—AD9221/AD9223/AD9220提供12位線性和溫度漂移性能1。優(yōu)秀的交流（AC）性能和低噪聲—AD9221/AD9223/AD9220提供比11.3有效位數(shù)（ENOB）的性能和具有一個輸入?yún)⒖荚肼暈?.09LSBrms.2。靈活的模擬輸入范圍——多功能板上采樣——保持(SHA)可以配置為單端或差動輸入不同的輸入范圍。AD9221/AD9223/AD9220–技術(shù)參數(shù)DC技術(shù)參數(shù)（AVDD=5V,DVDD=5V,fSAMPLE=MaxConversionRate,VREF=2.5V,VINB=2.5V,TMINtoTMAX,unlessotherwisenoted.)AC技術(shù)參數(shù)(AVDD=5V,DVDD=5V,fAMPLE=MaxConversionRate,VREF=1.0V,VINB=2.5V,DCCoupled/Single-EndedInputTMINtoTMAX,unlessotherwisenoted.)數(shù)字技術(shù)參數(shù)(AVDD=5V,DVDD=5V,TMINtoTMAX,unlessotherwisenoted.)轉(zhuǎn)換技術(shù)參數(shù)(TMINtoTMAXwithAVDD=5V,DVDD=5V,CL=20pF)圖1時序圖絕對最大額定參數(shù)訂購指南芯片引腳排列芯片引腳功能描述技術(shù)參數(shù)定義積分非線性誤差（INL）線性誤差是指從“負(fù)滿量程〞到“正滿量程〞這條直線上每個代碼的偏差。在第一碼過渡之前的點是負(fù)滿量程的1/2LSB。正滿量程定義一級1/2LSB，它超過最后一個碼的過渡。偏差是測量這條真實直線上的每個特定代碼來的。微分非線性誤差（DNL，無遺漏碼）一個理想的ADC顯示代碼轉(zhuǎn)換是準(zhǔn)確分開1LSB。微分非線性（DNL）是這個理想值的偏差。確保沒有丟碼時，12位分辨率顯示所有碼是4096,在操作范圍內(nèi)每個碼必須分別出現(xiàn)。零點誤差主要進(jìn)行轉(zhuǎn)換應(yīng)該出現(xiàn)一個模擬值低于1/2LSBVINA=VINB。零點誤差被定義為來自這一點的實際偏差。增益誤差第一個代碼轉(zhuǎn)換出現(xiàn)模擬值1/2LSB應(yīng)高于負(fù)滿量程模擬值。最后轉(zhuǎn)換出現(xiàn)模擬值11/2LSB應(yīng)低于標(biāo)稱滿量程模擬值。增益誤差的偏差是實際的區(qū)別第一個和最后一個代碼轉(zhuǎn)換和理想的第一個和最后一個代碼轉(zhuǎn)換的區(qū)別。溫度漂移零溫度漂移誤差和增益誤差指定的從最初(25°C)值的最小溫度值或最高溫度值的最大變化。電源抑制技術(shù)參數(shù)顯示在滿量程值下來自供電電源的最小限制值和最大限度值的最大變化。窗口抖動窗口抖動是連續(xù)采樣的窗口延遲的變化,表現(xiàn)為噪聲輸入到A/D。窗口延時當(dāng)輸入信號進(jìn)行轉(zhuǎn)換時，窗口延遲是測量取樣保持的放大器(SHA)性能和測量時鐘輸入的上升沿。信噪比和失真(S/N+D,SINAD)比例S/N+D是測量輸入信號的均方根值對所有低于奈奎斯特頻率譜的頻譜分量的均方根和值的比值，包括諧波但不含直流。S/N+D的值是用分貝表示。有效比特數(shù)(ENOB)對于正弦波,SINAD可以表示的比特數(shù)。使用下面的公式，N=(SINAD–1.76)/6.02可以獲得一定程度的性能表示為N,有效位數(shù)。因此,有效的比特數(shù)為正弦波輸入設(shè)備在給定輸入頻率可以直接從其測量SINAD計算?？傊C波失真（THD）THD是首次六諧波分量的均方根求和值對測量輸入信號的均方根值的比值,表示為一個百分比或分貝。信噪比（SNR）SNR是測量輸入信號的均方根值對所有其他低于奈奎斯特頻率的頻譜分量求和均方根值得比值,不包括前六諧波和直流。信噪比是用分貝表示。無雜散動態(tài)范圍(SFDR)SFDR用dB表示，是輸入信號的均方根振幅和雜散信號峰值之間的差異。

AD9221–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=1.5MSPS,TA=25_C)AD9223–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=3.0MSPS,TA=25_C)AD9220–典型性能特性（TPC）(AVDD=5V,DVDD=5V,fSAMPLE=10.0MSPS,TA=25_C)介紹AD9221/AD9223/AD9220是高性能系列，完全單電源12位ADC產(chǎn)品系列同樣基于CMOS管線式架構(gòu)。產(chǎn)品系列允許系統(tǒng)設(shè)計基于動態(tài)性能、采樣率和功耗下，一個向上或向下組合的選擇路徑。AD9221/AD9223AD9220的模擬輸入范圍具有高度靈活,允許對單端或差分輸入不同的振幅,可以交流或直流耦合。每個器件共享相同的接口選項,引出線和封裝。AD9221/AD9223/AD9220利用四級管線架構(gòu)與寬帶輸入取樣保持的放大器(SHA)上實現(xiàn)一個具有本錢效益的CMOS工藝。每一級管線,不包括最后一級,由一個低分辨率flasha/D連接到一個開關(guān)電容器DAC和級間殘留放大器(MDAC)組成。殘留物放大器放大重建DAC輸出和flash輸入下一級管線之間的差異。冗余一位是用于每級幫助flash的數(shù)字校正錯誤。最后級簡單組成一個flashA/D。管線架構(gòu)允許更大的吞吐率為代價的管線延遲或延遲。這意味著當(dāng)轉(zhuǎn)換器能夠捕捉新的輸入采樣的每個時鐘周期,它實際上需要三個時鐘周期轉(zhuǎn)換完全處理和出現(xiàn)輸出。在大多數(shù)應(yīng)用中這個延遲不是一個問題。數(shù)字輸出和超范圍指示器(OTR)輸出，都鎖存到一個輸出緩沖區(qū)驅(qū)動輸出引腳。輸出驅(qū)動可以配置接口于5V或3.3V邏輯。AD9221/AD9223/AD9220同時使用邊緣的時鐘內(nèi)部定時電路的具體時間(見圖1和規(guī)格要求)。A/D采樣模擬輸入在時鐘的上升沿。在時鐘低時間(上升和下降沿之間的時鐘),輸入SHAW為采樣模式;在時鐘高時候,它保持。系統(tǒng)干擾在時鐘的上升沿之前和/或過多時鐘抖動可能導(dǎo)致輸入SHA獲得錯誤值,并且應(yīng)該最小化。輸入SHA和產(chǎn)品系列的每種芯片的個體管線級的內(nèi)部電路對功耗和性能優(yōu)化。輸入SHA的動態(tài)性能和它的功耗之間有一個固定的交換存在。圖2和圖3顯示AD9221/AD9223/AD9220的全功率帶寬和建立時間的這種交換比較關(guān)系。這兩個數(shù)據(jù)顯示,更高的全功率帶寬和最快的建立時間是以增加功耗來實現(xiàn)的。同樣,一個變換存在在每級采樣率和功耗之間。如前所述,AD9221AD9223,AD9220類似在大多數(shù)方面,除了指定的采樣率,功耗和動態(tài)性能。該產(chǎn)品系列是高度靈活,提供幾種不同的輸入范圍和接口的選擇。因此,許多應(yīng)用問題和變換關(guān)系用這些生成的配置也類似。數(shù)據(jù)表的結(jié)構(gòu),設(shè)計師作出明智的決策選擇適當(dāng)?shù)腁/D和最優(yōu)化性能以適應(yīng)特定的應(yīng)用。模擬輸入和基準(zhǔn)源概述圖4中,一個簡化的模型AD9221/AD9223/AD9220的一個簡化模型,突出了模擬輸入VINA、VINB和基準(zhǔn)電壓VREF之間的關(guān)系.。在FLASHA/D轉(zhuǎn)換器中如電壓應(yīng)用于階梯電阻的頂端,VREF電壓值定義最大輸入電壓到A/D核心。最低輸入電壓到A/D核心是自動定義為-VREF。添加一個差分輸入結(jié)構(gòu)為用戶提供額外的靈活性,對傳統(tǒng)的flash轉(zhuǎn)換器是不可能的。輸入級允許用戶輕松地配置為單端操作或微分操作的輸入。A/D輸入結(jié)構(gòu)的允許將輸入信號的直流偏置變化獨立于輸入轉(zhuǎn)換器的跨度。具體來說,A/D的輸入電壓應(yīng)用的核心的區(qū)別是維納和VINB輸入插腳。因此,方程，VCOREVINA–VINB（1）定義了差動輸入級的輸出，并提供輸入A/D的核心。電壓,VCORE,必須滿足的條件，–VREFVCOREVREF（2）VREF為VREF引腳的電壓。VINA和VINB輸入存在滿足方程2中的無數(shù)組合,但有一個額外的限制是放置在輸入AD9221/AD9223/AD9220的電源電壓。供電電源約束了VINA和VINB有效運(yùn)行范圍。其條件為,AVSS-0.3V<VINA<AVDD+0.3VAVSS-0.3V<VINB<AVDD+0.3V規(guī)定了AVSS標(biāo)稱為0V和AVDD標(biāo)稱為5V這個需求。因此,VINA和VINB的有效輸入范圍的任意組合要滿足方程2和3。附加信息顯示AD9221/AD9223/AD9220的VINA,VINB,VREF和數(shù)字輸出之間的關(guān)系，見表4。參考本節(jié)結(jié)尾的表I和表II總結(jié)的各種模擬輸入和參考配置。模擬輸入操作圖5顯示了AD9221/AD9223/AD9220的等效模擬輸入，它包含一個微分采樣—保持放大器(SHA)。SHA的差分輸入結(jié)構(gòu)是非常靈活的,允許器件很容易配置一個差分或單端輸入。直流偏置,或共模電壓、輸入(s)可以設(shè)置為容納單電源或雙電源系統(tǒng)。注意,模擬輸入,VINA和VINB互換除外,顛倒輸入VINA和VINB引腳將導(dǎo)致極性反轉(zhuǎn)的結(jié)果。SHA的最正確失真性能對于差分或單端輸入下實現(xiàn)以下兩個條件:(1)共模電壓是中心大約半電源電壓(即AVDD/2或約2.5V);(2)SHA的輸入信號電壓跨度設(shè)置為最低(即：2V輸入跨度)。這是由于采樣開關(guān),QS1,CMOS開關(guān)RON的電阻很低,當(dāng)SHA在跟蹤模式下一些信號的依賴導(dǎo)致頻變使交流而失真。CMOS的RON電阻開關(guān)在半壓電源下通常是最低，為了增加對稱性作為輸入信號處理AVDD或AVSS。較低的輸入信號電壓跨度集中于半壓電源而減少RON調(diào)制的程度。圖6AD9221/AD9223/AD9220的THD對照表v。在1V和2.5V的共模電壓下2V輸入跨度的頻率特性。注意，每個A/D的共模電壓1V展示在更高頻率下的THD特性的類似下降(除了750kHz以上)。同樣,注意THD性能在較低的頻率下共模電壓變得不那么敏感。作為輸入頻率處理DC,積分（INL）和微分（DNL)靜態(tài)非線性失真將受控。很重要的注意是,這些直流靜態(tài)非線性獨立于任何RON調(diào)制。

由于在SHA拓?fù)涓叨葘ΨQ,失真度特性能明顯改善，差分輸入信號的頻率和超奈奎斯特能得到實現(xiàn)。這個固有的對稱性提供優(yōu)秀的取消共模失真和噪聲。同時,需要輸入信號電壓跨度是減少一半,進(jìn)一步降低了RON調(diào)制和在失真的其影響程度。最優(yōu)噪聲和直流線性性能使差分或單端輸入到達(dá)最大輸入信號電壓跨度(即：5V的輸入跨度)和VINA、VINB匹配輸入阻抗。注意,只有輕微的在直流線性退化性能存在2V和5V之間的輸入跨度AD9221/AD9223/中指定AD9220直流規(guī)格說明。在圖5中,差分SHA使用開關(guān)電容拓?fù)鋪韺崿F(xiàn)。因此,其輸入阻抗和輸入驅(qū)動源的后續(xù)影響應(yīng)理解從而最大限度地提高轉(zhuǎn)換器的性能。引腳電容、CPIN、寄生電容,CPAR,采樣電容,CS組合通常少于16pF。當(dāng)SHA進(jìn)入跟蹤模式,對于新輸入電壓輸入源必須充電或放電電壓存儲到CS。這個CS上的充電和放電操作,平均在一段時間內(nèi),對于一個給定的采樣頻率,fS,使得輸入阻抗出現(xiàn)組成一個良性的電阻。然而,如果該操作在采樣周期(即：T=1/fS),輸入阻抗是動態(tài)的,因此某些預(yù)防措施應(yīng)該觀察輸入驅(qū)動源。輸入阻抗的電阻元件可以通過計算來計算的平均電荷由CH從輸入驅(qū)動源?？梢宰C明,如果允許CS完全充電輸入電壓開關(guān)QS1前翻開,然后平均電流的輸入是一樣的如果有1/(CSfS)歐姆的電阻輸入之間的連接。這意味著輸入阻抗轉(zhuǎn)換器的采樣率成反比。由于CS只有4pF,這個電阻元件典型值是遠(yuǎn)遠(yuǎn)大于驅(qū)動源(即：25kΩ，fS=10MSPS)。如果認(rèn)為SHA采樣輸入阻抗超過采樣周期,它對輸入驅(qū)動源表現(xiàn)為一個動態(tài)的輸入阻抗。當(dāng)SHA進(jìn)入跟蹤模式,輸入源最好提供開關(guān)QS1以指數(shù)的方式的充電電流通過RON。指數(shù)充電的要求意味著最常見的輸入源,一個運(yùn)算放大器,必須表現(xiàn)出的源阻抗和電阻低和超出了采樣頻率。運(yùn)算放大器的輸出阻抗與一系列電感和電阻都可以建模。當(dāng)一個電容性負(fù)載切換到運(yùn)算放大器的輸出,輸出將暫時由于它的有效輸出阻抗下降。隨著輸出的復(fù)蘇,可能發(fā)生振蕩。針對這一狀況,一系列電阻可以插入運(yùn)算放大器和SHA輸入如圖7所示。運(yùn)算放大器的串聯(lián)電阻有助于隔離開關(guān)電容負(fù)載。這個電阻的最正確值取決于幾個因素,其中包括AD9221/AD9223/AD9220采樣率,所選擇的運(yùn)算放大器,和特定的應(yīng)用。在大多數(shù)應(yīng)用中,30Ω-50Ω電阻器就足夠了。然而,有些應(yīng)用可能需要一個更大的電阻值減少噪聲帶寬或在一個過電壓狀態(tài)下可能限制故障電流。在其他應(yīng)用中可能需要一個更大的電阻值來消鋸齒反沖濾波器。在任何情況下,由于THD性能依賴于串聯(lián)電阻和上面提到的因素,對于一個給定的應(yīng)用建議優(yōu)化這個電阻值。輕微的改善信噪比(SNR)性能和直流偏移量性能是通過匹配VINA和VINB的輸入電阻。改善的程度取決于電阻值和采樣率。串聯(lián)電阻器值大于100Ω,鼓勵使用匹配電阻。圖8顯示了AD9221/AD9223/AD9220的THD性能與串聯(lián)電阻及各自的采樣率和奈奎斯特頻率。奈奎斯特頻率通常代表ADC最壞的情況。在這種情況下,一個高速度、高性能放大器(AD8047)用作緩沖運(yùn)算放大器。雖然沒有顯示AD9221/AD9223/AD9220信噪比(即1dB-1.5dB)略有增加，從0kΩ電阻增加到2.56kΩ由于其帶寬限制對寬帶噪聲的影響。相反,如果VINA和VINB沒有匹配的輸入電阻,它表現(xiàn)出輕微的減少信噪比(即:0.5dB-2dB)。圖8顯示了一個小串聯(lián)電阻在30Ω和50Ω之間AD9220已提供了最正確的THD性能。AD9223用低的值串聯(lián)電阻是可以接受的,AD9221因為其較低的采樣率提供更長的瞬態(tài)AD8047恢復(fù)期。注意,較低的放大器帶寬通常會有較長的瞬態(tài)恢復(fù)期,因此需要略高RSERIES電阻值和/或降低采樣率來到達(dá)最優(yōu)的THD性能。隨著串聯(lián)電阻值增加,值得注意的是相應(yīng)的失真也會增加。這是由于它的SHA和寄生電容相互作用,而CPAR依賴信號。因此,由此產(chǎn)生的電阻-電容時間常數(shù)是依賴于信號,這就是引起失真的根源。AD9221/AD9223AD9220的噪音或小信號帶寬同樣事他們的全功率帶寬如圖2所示。對于在噪聲敏感方面應(yīng)用,過高的帶寬可能有害,添加一系列電阻和/或并聯(lián)電容器有助于限制寬帶噪聲，在a/D輸入端形成一個低通濾波器。但是請注意,串聯(lián)電阻組成的AD9221/AD9223AD9220的等效輸入電容應(yīng)該評估對于時域敏感的應(yīng)用輸入信號的絕對建立時間。在諧波失真不是主要關(guān)心的應(yīng)用中,串聯(lián)電阻可結(jié)合SHA的標(biāo)稱16pF的輸入電容選擇設(shè)置過濾器的3dB截止頻率。減少了噪聲帶寬更好的方法,是同時可建立抗鋸齒過濾器實極點,在輸入(即：VINA和/或VINB)和模擬地之間添加一些附加的并聯(lián)電容。因為附加的并聯(lián)電容與AD9221/AD9223/AD9220的等效輸入電容相結(jié)合,較低的串聯(lián)電阻可以選擇建立濾波器的截止頻率,而不是降低器件的失真性能。并聯(lián)電容也就像一個水庫,淹沒或供養(yǎng)所需的附加充電需要保持電容器,CH,進(jìn)一步減少在運(yùn)算放大器的輸出電流瞬變。應(yīng)該評估運(yùn)算放大器驅(qū)動AD9221/AD9223AD9220增加電容性負(fù)載的影響。當(dāng)噪聲是主要的考慮時的優(yōu)化性能,增加并聯(lián)電容將允許輸入信號的瞬態(tài)響應(yīng)。增加電容太多可能會影響運(yùn)算放大器的建立時間,頻率響應(yīng)和失真性能?；鶞?zhǔn)源操作AD9221/AD9223/AD9220包含片上帶隙基準(zhǔn)源提供引腳改變選項來生成1V或2.5V輸出。通過添加兩個外部電阻,用戶可以生成參考電壓1V和2.5V。另一種替代方法是使用一個外部基準(zhǔn)設(shè)計要求提高準(zhǔn)確性和/或漂移性能。見表II的AD9221/AD9223AD9220引腳跨接選項的摘要參考配置。圖9顯示了一個簡化模型的AD9221/AD9223/AD9220內(nèi)部基準(zhǔn)源電壓。引腳跨接引用放大器緩沖區(qū)1V固定基準(zhǔn)源電壓?；鶞?zhǔn)源放大器的輸出,A1,出現(xiàn)在VREF引腳。VREF引腳上的電壓決定了全面輸入A/D的跨度。這個輸入跨度等于,Full-ScaleInputSpan=2×VREF電壓出現(xiàn)在VREF引腳以及內(nèi)部的狀態(tài)參考放大器,A1,取決于電壓出現(xiàn)在SENSE引腳。邏輯電路包含兩個電壓比較器,監(jiān)控在SENSE引腳。最低的比較器設(shè)置點(約0.3V)控制開關(guān)的位置在A1的反應(yīng)路徑。如果SENSE引腳與REFCOM,開關(guān)連接到內(nèi)部電阻網(wǎng)絡(luò),從而提供一個VREF2.5V。如果SENSE引腳與VREF引腳通過短或電阻、開關(guān)連接SENSE引腳。短路將提供一個VREF1.0V,外部電阻網(wǎng)絡(luò)將提供另一種VREF1.0V和2.5V之間的交替選擇。另一個比較器控制內(nèi)部電路,如果SENSE引腳綁接到AVDD將禁用基準(zhǔn)源放大器。禁用放大器允許VREF引腳由外部參考電壓驅(qū)動。AD9221/AD9223/AD9220實際的內(nèi)部電路使用的參考電壓出現(xiàn)在CAPT和CAPB引腳。為正確操作使用內(nèi)部或外部基準(zhǔn)時,必須添加一個電容網(wǎng)絡(luò)連接到這些引腳。圖10顯示了建議的去耦網(wǎng)絡(luò)。這個電容網(wǎng)絡(luò)執(zhí)行以下三個功能:(1)隨著參考放大器、A2,它提供了一個較低的源阻抗在很大的頻率范圍來驅(qū)動A/D內(nèi)部電路,(2)提供必要A2的補(bǔ)償,(3)頻帶限制來自基準(zhǔn)源噪聲成分?；鶞?zhǔn)電壓的開機(jī)時間出現(xiàn)CAP和CAPB之間大約15ms應(yīng)評估在任何斷電的操作模式。A/D的輸入跨度可以是動態(tài)變化通過改變出現(xiàn)在CAPT和CAPB對稱約2.5V平衡差分參考電壓(即：電壓中心)。改變參考速度超出A2的功能,有必要驅(qū)動CAPT和CAPB兩個高速,低噪聲放大器。在這種情況下,內(nèi)部放大器(即:A1和A2)必須禁用通過連接SENSE到AVDD和VREF到REFCOM,和刪除電容去耦網(wǎng)絡(luò)。外部電壓應(yīng)用到CAPT和CAPB必須是2.5V+輸入跨度/4和2.5V—輸入跨度/4,分別輸入跨度是2V和5V之間變化。注意,這些采樣在流水線A/D期間任何參考過渡都會損壞,應(yīng)丟棄。表I模擬輸入配置摘要表II基準(zhǔn)源配置摘要AD9221/AD9223/AD9220高度靈活的輸入結(jié)構(gòu),允許它接口于單端或差分輸入接口電路。所示應(yīng)用所示局部驅(qū)動模擬輸入和基準(zhǔn)源配置,隨著信息在輸入和引用該數(shù)據(jù)表的概述,給出單端和差分操作的例子。表一和表二所列參考列表的不同可能的輸入和參考配置及其相關(guān)數(shù)據(jù)表中的數(shù)據(jù)。最優(yōu)的操作模式,模擬輸入范圍和相關(guān)接口電路將取決于特定的應(yīng)用的性能要求以及電源選項。例如,直流耦合的單端輸入將適合大多數(shù)數(shù)據(jù)采集和成像應(yīng)用。同時,許多通信的應(yīng)用需要直流耦合輸入正確解調(diào)可以利用AD9221/AD9223/AD9220優(yōu)秀的單端失真的性能。輸入跨度應(yīng)該配置,系統(tǒng)的性能目標(biāo)和驅(qū)動運(yùn)算放大器的動態(tài)余量要求同時滿足。另外,差模的操作與變壓器耦合輸入提供了最正確的THD和SFDR性能在一個寬的頻率范圍。這種模式的操作應(yīng)考慮大多數(shù)要求基于頻譜的應(yīng)用,允許交流直接耦合(如：如果數(shù)字轉(zhuǎn)換)。單端操作要求VINA是ac或dc耦合的輸入信號源同時AD9221/AD9223AD9220的VINB可以偏置到適當(dāng)?shù)碾妷簩?yīng)于一個中級代碼過渡。注意,信號反相可以很容易通過置換VINA和VINB。AD9221/AD9223AD9220的額定規(guī)格具有使用單端電路5V的輸入范圍和2V以及VINB=2.5V。差分操作要求VINA和VINB同時驅(qū)動兩個相等的信號是階段版本的輸入信號。禁用差分操作參考放大器如果SENSE綁接到AVDD。禁用放大器允許VREF引腳接入外部基準(zhǔn)考電壓。實際使用的基準(zhǔn)電壓AD9221/AD9223AD9220的內(nèi)部電路出現(xiàn)在CAPT和CAPB兩引腳。為正確操作使用內(nèi)部或外部基準(zhǔn)電壓時，這些引腳必須添加一個電容網(wǎng)絡(luò)。圖10顯示了建議的去耦網(wǎng)絡(luò)。這個電容網(wǎng)絡(luò)執(zhí)行以下三個功能:(1)隨著參考放大器、A2提供了一個較低的源阻抗在很大的頻率范圍來驅(qū)動,A/D內(nèi)部電路，(2)對A2提供必要的賠償，和(3)頻帶限制基準(zhǔn)源的噪聲成份?；鶞?zhǔn)電壓的開機(jī)時間出現(xiàn)在CAPT和CAPB之間的時間大約15ms，應(yīng)該評估在任何斷電的操作模式。A/D的輸入跨度可以是動態(tài)變化通過改變平衡差分參考電壓出現(xiàn)在CAPT和CAPB側(cè)的對稱電壓約2.5V(即：電源中間值)。改變參考速度除了A2的功能,有必要驅(qū)動CAPT和CAPB兩個高速,低噪聲放大器。在這種情況下,內(nèi)部放大器(即:A1和A2)必須禁用通過連接SENSE到AVDD和VREF到REFCOM,和移除電容去耦網(wǎng)絡(luò)。外部電壓應(yīng)用到CAPT和CAPB側(cè)必須是2.5V+輸入跨度/4和2.5V-輸入跨度/4,分別輸入跨度是2V和5V之間變化。AD9221/9223/AD9220基準(zhǔn)電壓配置描述（見表II）驅(qū)動模擬輸入介紹AD9221/AD9223/AD9220高度靈活的輸入結(jié)構(gòu),允許接口與單端或差分輸入接口電路。所示的應(yīng)用局部驅(qū)動模擬輸入和基準(zhǔn)電壓配置在輸入的信息和基準(zhǔn)概述這個數(shù)據(jù)表,給出單端和差分操作例子。參照表I和表II所列的列表的不同配置及其可能的輸入所在數(shù)據(jù)表中的關(guān)聯(lián)數(shù)據(jù)。最優(yōu)的操作模式,模擬輸入范圍,和相關(guān)的接口電路將取決于特定的應(yīng)用性能要求以及電源選項。例如,一個直流耦合的單端輸入適合大多數(shù)數(shù)據(jù)采集和成像應(yīng)用。同時,許多通信應(yīng)用需要直流耦合輸入正確解調(diào)可以利用優(yōu)秀的單端失真的性能AD9221/AD9223/AD9220。輸入跨度應(yīng)該配置,系統(tǒng)的性能目標(biāo)和驅(qū)動運(yùn)算放大器的凈空要求同時滿足。另外,差模的操作與變壓器耦合輸入在一個寬的頻率范圍提供了最正確的THD和SFDR性能。這種模式的操作應(yīng)考慮大多數(shù)要求基于頻譜的應(yīng)用,允許交流耦合(即：直接IF/數(shù)字轉(zhuǎn)換)。單端操作要求VINA是ac-或dc-耦合到輸入信號源同時AD9221/AD9223AD9220的VINB可以偏置到適當(dāng)?shù)碾妷簩?yīng)于一個中刻度代碼過渡。注意，信號反相可能很容易通過通過VINA和VINB置換。的額定規(guī)格AD9221/AD9223AD9220的額定技術(shù)參數(shù)具有使用單端電路5V的輸入范圍和2V以及VINB=2.5V。差分操作要求VINA和VINB同時驅(qū)動兩個相等的輸入信號的相位的進(jìn)出信號。AD9221/AD9223AD9220差分操作提供了以下好處：(1)信號波動較小,因此線性需求放在輸入信號源可能更容易實現(xiàn)，(2)信號波動較小,因此可以允許使用的放大器可能受到空間的限制，(3)差分操作使偶次諧波到達(dá)最小化產(chǎn)品,和(4)差分操作提供了基于器件的共模抑制噪聲免疫力。圖11顯示了這三個器件的共模抑制。作為最典型的CMOS器件,超過了供電限制將在內(nèi)部寄生二極管,導(dǎo)致器件內(nèi)部瞬態(tài)電流。圖12顯示了一個ac或dc耦合單端輸入的兩個系列電阻和兩個二極管一個簡單的鉗位電路。一個可選的電容器顯示ac耦合的應(yīng)用。注意，一個更大的串聯(lián)電阻器可以用來限制故障電流通過D1和D2但應(yīng)該評估因為它可以導(dǎo)致整體性能退化。類似的鉗位電路也可用于每個輸入差分輸入信號是否被應(yīng)用。單端模式運(yùn)行AD9221/AD9223/AD9220單端可以配置操作使用直流或交流耦合。在這兩種情況下，輸入A/D的必須是一個運(yùn)算放大器這不會降低A/D的性能。因為A/D從單電源運(yùn)行，這將是必要電平偏移地面雙信號符合它的輸入要求。直流和交流耦合提供這種必要的功能，但每種方法的結(jié)果在不同的接口問題會影響系統(tǒng)的設(shè)計和性能。DC耦合和接口問題許多應(yīng)用需要模擬輸入信號直流耦合到AD9221/AD9223/AD9220。運(yùn)算放大器可以配置為重新調(diào)節(jié)和電平變化的輸入信號,以便它兼容的選擇A/D的輸入范圍。輸入范圍應(yīng)該選擇根據(jù)A/D的系統(tǒng)性能目標(biāo)以及模擬電源的可用性,因為這將對運(yùn)算放大器的選擇某些約束。許多新的高性能放大器指定為唯一±5V電源運(yùn)行和輸入/輸出擺幅能力有限。因此，AD9221/AD9223AD9220所選的輸入范圍應(yīng)該敏感凈空要求特定的運(yùn)算放大器，以防止截幅的信號。同時，由于雙電源放大器的輸出擺幅可以低于-0.3V，鉗位它的輸出應(yīng)考慮在某些特定應(yīng)用。在某些應(yīng)用中,這可能有利于使用運(yùn)算放大器本身指定的單電源5V運(yùn)行,因為它將限制它的輸出擺幅在電源電壓軌內(nèi)。對于AD8041、AD8011AD817這樣的放大器是為此目的而采用。AD8041等軌到軌輸出放大器允許AD9221/AD9223AD9220配置對于較大輸入跨度,從而改善噪聲性能。如果在應(yīng)用中需要輸入跨度最大的(即：0V到5V)的AD9221/AD9223/AD9220,運(yùn)算放大器將需要更高的供電電壓來驅(qū)動它。各種高速放大器運(yùn)算放大器的選擇指南的數(shù)據(jù)表可以選擇適應(yīng)各種不同的供電電壓選項。再一次強(qiáng)調(diào)，這些應(yīng)用中應(yīng)該考慮鉗位放大器的輸出擺幅。兩個直流耦合運(yùn)算放大器電路使用同相和反相輸出拓?fù)湓谙旅嬗懻摗ｋm然沒有顯示,同相、反相拓?fù)淇梢院苋菀椎赝ㄟ^分別使用Sallen-Key或多重反應(yīng)拓?fù)浣Y(jié)構(gòu)配置的抗鋸齒濾波器。附加的電阻-電容網(wǎng)絡(luò)之間可以插入運(yùn)算放大器的輸出和AD9221/AD9223AD9220輸入提供一個真實極點。簡單運(yùn)放緩沖在最簡單的情況下,輸入信號到AD9221/AD9223AD9220按照選定的輸入范圍已經(jīng)偏置電平。它只是對A/D的引腳VINA和VINB的模擬輸入提供了所必需的充分的低阻抗。圖13顯示了為單端驅(qū)動使用運(yùn)算放大器的推薦配置。在這種情況下,同相運(yùn)算放大器為單位增益配置驅(qū)動VINA引腳。內(nèi)部基準(zhǔn)源驅(qū)動VINB引腳。注意,附加串聯(lián)一個電阻器30Ω-50Ω相連。VINA和VINB將在幾乎所有情況下是有益的。參照模擬輸入運(yùn)行局部討論電阻的選擇。圖13顯示了正確的連接為0V5V的輸入范圍。替代單端輸入范圍0V2×VREF也可以用適當(dāng)?shù)呐渲脕韺崿F(xiàn)VREF(請參閱使用內(nèi)部引用局部)。運(yùn)放采用直流電平偏置圖14顯示了運(yùn)算放大器采用直流耦合電平轉(zhuǎn)移電路，A1，求和輸入信號所需的直流偏移量。配置反相模式的運(yùn)算放大器和電阻的值結(jié)果增益為-1交流信號放大器。如果信號反相是不符合需要的，VINA和VINB互換連接重建原始信號極性。直流電壓在VREF上設(shè)置AD9221/AD9223/AD9220

為共模電壓。例如,當(dāng)VREF=2.5V，運(yùn)算放大器輸出電平也將圍繞2.5V。使用比例匹配,薄膜電阻網(wǎng)絡(luò)將增益和偏移誤差最小化。另外，可選一個上拉電阻RP可以用來減少在VREF上的輸出負(fù)載±1mA。AC耦合和接口問題交流耦合是適宜的,應(yīng)用的運(yùn)算放大器的輸出AD9221/AD9223AD9220通過耦合電容器可以很容易地轉(zhuǎn)移到共模電壓電平,VCM。這允許運(yùn)算放大器的共模的優(yōu)點電平對稱偏移到電源中點電平(例如,(VCC+VEE)/2)。對稱工作的放大器對其電源通常提供最好的交流性能以及最大的輸入/輸出。因此,各種高速/性能放大器僅限于+5V/-5V工作和/或指定為5V單電源工作，這些都可很容易地為AD9221/AD9223/AD9220配置為5V或2V的輸入跨度。當(dāng)A/D時配置為2V輸入跨度和共模電壓2.5V時最好的交流失真性能是可實現(xiàn)的。注意，差動變壓器耦合，這是另一種形式的交流耦合,應(yīng)該考慮最正確交流性能。簡單的AC接口圖15顯示了一個ac-耦合,單端配置的典型例子。雙極性偏壓的變化,地到基準(zhǔn)的輸入信號大約為VREF。C1和C2的值將取決于電阻R的大小,電容器,C1和C2,通常是0.1μF陶瓷電容和10μF鉭電容并聯(lián)實現(xiàn)低截止頻率，同時，在寬的頻率范圍內(nèi)保持一個低阻抗。電容和電阻的組合形成一個高通濾波器和高通-3dB頻率方程決定的，低阻抗VREF電壓源偏置VINB輸入和提供偏置電壓的輸入。圖15顯示了VREF配置為2.5V;因此,A/D的輸入范圍為0V-5V。其他輸入范圍可以選擇通過改變VREF,但A/D的失圖15AC耦合輸入真性能降低略作為輸入共模電壓偏離2.5V的最正確水平。供選擇的AC接口圖16顯示了一個靈活的AC耦合電路,可以配置不同的輸入范圍。由于VINA和VINB

共模電壓比獨立偏置于VREF的中心電源電壓,VREF引腳鎖定或重新配置來實現(xiàn)輸入2V和5Vpp之間的跨度。AD9221/AD9223/AD9220的共模抑制比以及對稱耦合電阻-電容網(wǎng)絡(luò)將消除電源變化和噪聲。電阻R建立共模電壓。他們可能有一個高值(如：5kΩ),以減少功耗建立低截止頻率。電容C1和C2,通常0.1μF陶瓷和10μF鉭電容器并聯(lián)來實現(xiàn)低截止頻率，同時，在寬頻率范圍維持一個低阻抗頻率范圍寬。RS隔離緩沖放大器從A/D輸入。當(dāng)VINA和VINB通過無韻律驅(qū)動網(wǎng)絡(luò)時實現(xiàn)最優(yōu)性能。f-3dB點可以近似方程，運(yùn)算放大器選擇指南AD9221/AD9223/AD9220運(yùn)算放大器的選擇高度依賴于特定的應(yīng)用。一般來說，性能任何給定的應(yīng)用都需求的特點時域或頻域參數(shù)。在這兩種情況下,應(yīng)用時應(yīng)該仔細(xì)選擇運(yùn)算放大器,同時保存A/D的性能。這個任務(wù)變得富有挑戰(zhàn)性，認(rèn)為要應(yīng)該仔細(xì)考慮AD9221/AD9223/AD9220的高性能能力加上其他無關(guān)的系統(tǒng)級功耗和本錢等要求。能夠選擇最優(yōu)運(yùn)算放大器可能進(jìn)一步復(fù)雜化有限電源可用性和/或有限的可接受供給所需的運(yùn)算放大器。新的、高性能放大器通常有輸入和輸出范圍限制依照他們的低電壓供電。因此,一些放大器允許更適宜在交流耦合系統(tǒng)應(yīng)用。當(dāng)需要直流耦合時,放大器沒有空間限制,應(yīng)考慮軌到軌放大器或可以使用更高的供電電壓。下面將介紹當(dāng)前模擬器件公司的一些運(yùn)算放大器。系統(tǒng)設(shè)計師總是鼓勵聯(lián)系工廠或當(dāng)?shù)劁N售辦事處在模擬器件上更新的最新放大器產(chǎn)品。高端運(yùn)算放大器區(qū)域,他們可能會限制AD9221的性能/AD9223AD9220也包括在內(nèi)。AD817: 單位增益50MHz,建立時間70ns0.01%,電源電壓+5V到±15V最正確應(yīng)用：采樣速率<7MSPS,低噪聲，5VP-P輸入范圍限制：THD大于100kHzAD826: AD817的雙版本,最正確應(yīng)用：差分/或低阻抗輸入驅(qū)動，低噪聲限制：THD大于100kHzAD818: 130MHz,@G=+2BW,建立時間80ns0.01%,電源電壓+5V到±15V最正確應(yīng)用：采樣速率<7MSPS,低噪聲，5VP-P輸入范圍,增益:≥+2限制：THD大于100kHzAD828: AD818的雙版本,最正確應(yīng)用：差分/或低阻抗輸入驅(qū)動，低噪聲，增益:≥+2限制：THD大于100kHzAD812： 雙運(yùn)放，145MHz,單位增益,單電源電流反應(yīng)，+5V到±15V電源最正確應(yīng)用：差分/或低阻抗輸入驅(qū)動，采樣速率<7MSPS限制：THD大于1MHzAD8011: f-3d B=300MHz,+5V到±5V電源，電流反應(yīng)最正確應(yīng)用：單電源，AC-DC耦合，良好AC參數(shù)，低噪聲，低功耗5mW限制：THD大于5MHz,可用輸入/輸出范圍AD8013: 3組，f-3d B=230MHz,+5V到±5V電源，電流反應(yīng)，禁用功能最正確應(yīng)用：3:1混合器，AC-DC耦合，良好AC參數(shù)限制：THD大于5MHz,輸入范圍AD9631: 單位增益220MHz,建立時間16ns0.01%，±5V電源最正確應(yīng)用：良好AC參數(shù)，低噪聲，AC耦合限制：THD大于5MHz,可用輸入范圍AD8047: 單位增益130MHz,建立時間30ns0.01%，±5V電源最正確應(yīng)用：良好AC參數(shù)，低噪聲，AC耦合限制：THD大于5MHz,可用輸入范圍AD8041: 軌到軌，單位增益160MHz,建立時間55ns0.01%，5V電源，26mW最正確應(yīng)用：低功耗，單電源系統(tǒng)，DC耦合，大輸入范圍限制：噪聲支持2V輸入范圍AD8042: 雙AD8041最正確應(yīng)用：差分/或低阻抗輸入驅(qū)動限制：噪聲支持2V輸入范圍差分模式運(yùn)行由于并不是所有的應(yīng)用有一個先決條件信號對差分運(yùn)行,通常需要執(zhí)行單端到差分轉(zhuǎn)換。在系統(tǒng)中不需要DC耦合,一個射頻與中心抽頭變壓器是最好的方法來生成AD9221/AD9223/AD9220差動輸入。它提供了所有的好處是A/D在差模運(yùn)行中沒有額外的奉獻(xiàn)噪音或失真。射頻變壓器的好處是也提供信號源和A/D之間的電氣隔離。注意，盡管單端到差分運(yùn)算放大器拓?fù)鋵⒃试S直流耦合的輸入信號，當(dāng)AD9221/AD9223AD9220的直流單端模式運(yùn)行奈奎斯特頻率(即：fIN<fS/2)比照THD性能上實現(xiàn)已無顯著改善。另外,所需的額外運(yùn)算放大器拓?fù)渲型鶗黾涌傁到y(tǒng)噪聲,功耗和本錢。因此,建議對于大多數(shù)應(yīng)用單端模式操作要求直流耦合。AD9221/AD9223/AD9220在使用變壓器差動模式下運(yùn)行THD和SFDR實現(xiàn)表現(xiàn)戲劇性的改善。圖17顯示了每一個a/D的THD相對差動變壓器耦合電路相對輸入頻率的曲線,圖18顯示了SFDR相對輸入頻率的曲線。兩個圖形展示差模的頻譜性能增強(qiáng)的運(yùn)行。差分和單端模式之間的性能增強(qiáng)是最值得注意的頻率作為輸入方法和超越了奈奎斯特頻率(即：fIN<fS/2)對應(yīng)于特定的A/D。圖表也有助于確定適當(dāng)?shù)腁/D直接如果轉(zhuǎn)換或欠采樣應(yīng)用。參照模擬器件應(yīng)用說明AN-301和AN-302信息討論欠采樣。應(yīng)該選擇符合或超過的A/D失真性能要求測量所需的頻率通帶。例如，AD9220在擴(kuò)展頻率范圍內(nèi)到達(dá)最正確的失真性能由于其功率帶寬更大,因此，將是一個最好的選擇如果欠采樣為21.4MHz。請參考這個數(shù)據(jù)表的應(yīng)用局部更詳細(xì)的信息和這個特定應(yīng)用的特性。圖19顯示了建議使用變壓器的示意圖電路。電路使用微型-電路射頻變壓器、模型#T4-6T,阻抗比的4(匝比2)。原理假設(shè)信號源有50Ω源阻抗。1:4阻抗比要求200Ω二次終止傳輸和電壓駐波比的最正確功率傳輸。變壓器的中心抽頭提供了一個方便的手段的電平轉(zhuǎn)移所需的共模輸入信號電壓?？梢詫崿F(xiàn)最優(yōu)性能的中心抽頭到AD9221/AD9223/AD9220的CML

,這是共模的偏移電平的內(nèi)部采保（SHA）。變壓器與其他匝比也可以選擇優(yōu)化一個給定的應(yīng)用性能。例如,給定輸入信號源或放大器可以實現(xiàn)變壓器性能的改善,降低了輸出功率和信號波動。因此,選擇一個變壓器高阻抗比例(如：微電路T16-6T1:16阻抗比)有效“步驟〞信號電平,因此進(jìn)一步降低信號源的驅(qū)動求。參照圖19、串聯(lián)電阻RS,并聯(lián)電容器CS和變壓器的二次繞組之間插入AD9221/AD9223/AD9220。33Ω的值和15pF選擇專門優(yōu)化A/D的THD和SNR性能。RS和CS幫助提供一些隔離從A/D輸入瞬態(tài)反射回來到主變壓器。AD9221/AD9223/AD9220通過設(shè)置內(nèi)部基準(zhǔn)(見表II)可以很容易地配置為2Vpp輸入跨度或5.0Vpp輸入跨度。其他輸入跨度根據(jù)如圖23所示的數(shù)據(jù)表可以用兩個外部增益設(shè)置電阻來設(shè)置。圖20展示了AD9220兩跨度實現(xiàn)高線性度和SFDR寬范圍振幅要求在苛刻通信所需的應(yīng)用。與AD9221和AD9223類似的性能實現(xiàn)相應(yīng)的奈奎斯特頻率。圖20也顯示了一個值得注意AD92202Vpp和5Vpp輸入跨度的選擇SFDR和SNR性能之間的差異。首先,由于5.0Vpp輸入跨度增加動態(tài)范圍，信噪比性能提高2Db。第二,AD9220的SFDR性能將改善為輸入信號低于大約-6.0dBFS。3dB到5dB改善通常實現(xiàn)為輸入信號電平在-6.0dBFS和-36dBFS之間。這個改善SNR和SFDR在5.0Vpp跨度對通信系統(tǒng)是有利的,可以追加保證或動態(tài)余量使ADC限幅最小化?；鶞?zhǔn)源配置本節(jié)相關(guān)的數(shù)據(jù)在內(nèi)部和外部基準(zhǔn)源操作不顯示推薦匹配VINA和VINB的串聯(lián)電阻器為目的的簡單性。請參閱模擬輸入驅(qū)動,該介紹局部討論這個話題。此外,該圖表不顯示相關(guān)的解耦網(wǎng)絡(luò)關(guān)聯(lián)的CAPT和CAPB兩引腳。請參照基準(zhǔn)操作局部討論的內(nèi)部參考電路和建議的解耦網(wǎng)絡(luò)如圖10所示。使用內(nèi)部基準(zhǔn)源單端輸入用0到2×VREF范圍圖21顯示了如何連接AD9221/AD9223/AD9220為0到2V或0到5V的輸入范圍通過跳線連接SENSE引腳。一個中間輸入范圍的0到2×VREF即可建立使用電阻器可編程配置在圖23和連接VREF到VINB。在這兩種情況下,共模電壓和輸入跨度直接依賴于VREF的電壓值。更具體地說,共模電壓等于VREF同時輸入跨度等于2×VREF。因此,有效輸入范圍擴(kuò)展從0到2×VREF。當(dāng)VINA≤0V時,數(shù)字輸出將是000（十六進(jìn)制）;當(dāng)VINA≥2×VREF,數(shù)字輸出將是FFF（十六進(jìn)制）。直接短路VREF到SENSE引腳的地方內(nèi)部參考放大器在單位增益模式和結(jié)果VREF輸出1V。因此,有效輸入范圍是0V到2V。然而,直接短路SENSE到REFCOM引腳配置內(nèi)部參考放大器增益為2.5，結(jié)果VREF輸出為2.5V。因此,有效的輸入范圍成為0到5V。VREF引腳應(yīng)該通過10μF鉭電容器并聯(lián)低電感量0.1μF陶瓷電容器繞接到REFCOM引腳。單端或差分輸入，VCM=2.5V圖22顯示了單端配置給出最好的動態(tài)性能(SINADSFDR)。優(yōu)化動態(tài)技術(shù)參數(shù),中心共模電壓的模擬輸入約2.5V通過連接VINB2.5V低阻抗源。如上所述,直接短路VREF引腳到SENSE引腳結(jié)果是1V基準(zhǔn)電壓和2Vp-p輸入跨度。輸入信號的有效范圍是1.5V至3.5V。VREF引腳應(yīng)該通過連接10μF鉭電容和并聯(lián)低電感量的0.1μF陶瓷電容器繞接到REFCOM引腳。這個引用配置也可以用于差分輸入VINA和VINB通過一個變壓器驅(qū)動如圖19所示。在這種情況下,共模電壓、VCM、通過連接變壓器的中心抽頭設(shè)置在電源電壓中點AD9221/AD9223/AD9220的CML。SENSE通過分別連接VREF或REFCOM，VREF可以配置為1V或2.5V。注意,有效輸入范圍為每個差分輸入是單端輸入的一半從而成為VCM-VREF/2到VCM+VREF/2。電阻器可編程基準(zhǔn)圖23顯示如何生成引用的一個例子除了1V或電壓2.5V外加兩個外部電阻和旁路電容器。使用方程式為，VREF=1V×(1+R1/R2)為R1和R2確定適當(dāng)?shù)闹?。這些電阻應(yīng)該是2kΩ到100kΩ范圍。如圖所列，R1等于2.5kΩ和R2等于5kΩ。從上面方程可知VREF引腳的基準(zhǔn)電壓為1.5V。這設(shè)置輸入跨度3Vpp。確保穩(wěn)定,放置一個0.1μF陶瓷電容器并聯(lián)R1。共模電壓可以設(shè)置為VREF通過連接VINB到VREF提供一個0到2×VREF的輸入跨度?；蛘?，共模電壓可以設(shè)置到VREF通過連接VINB到2.5V低阻抗源。如下圖,VINA的有效輸入單一的范圍是1V-4V，因為VINB設(shè)置為外部低阻抗2.5V電壓源。VREF引腳應(yīng)該通過10μF鉭電容并聯(lián)低電感量0.1μF陶瓷電容器繞接到REFCOM引腳。使用外部基準(zhǔn)源使用外部基準(zhǔn)可以提高AD9221/AD9223/AD9220直流性能來改善漂移和精度。圖24到26展示如何使用外部基準(zhǔn)連接A/D的例如。表III是一個適宜模擬器件基準(zhǔn)電壓的列表。使用一個外部基準(zhǔn),用戶必須禁用的內(nèi)部基準(zhǔn)放大器和驅(qū)動VREF引腳。連接SENSE引腳到AVDD禁用內(nèi)部基準(zhǔn)放大器。AD9221/AD9223/AD9220包含一個內(nèi)部基準(zhǔn)緩沖器A2(參見圖9)，簡化了外部基準(zhǔn)的驅(qū)動需求。外部基準(zhǔn)必須能夠驅(qū)動≈5kΩ(±20%)負(fù)載。注意基準(zhǔn)緩沖器的帶寬是成心取小使基準(zhǔn)源噪聲呈現(xiàn)最小化。因此,它是不可能改變基準(zhǔn)電壓迅速消除在這種模式下沒有CAPT/CAPB解耦網(wǎng)絡(luò)?？勺冚斎肟缍萔CM=2.5V圖24顯示了AD9221/AD9223/AD9220配置中心電壓在2.5V輸入為2×VREF的列子。外部基準(zhǔn)電壓2.5V驅(qū)動VINB引腳,因此設(shè)置共模電壓為2.5V。一個輸入跨度可以由R1和R2組成的獨立設(shè)定的分壓器，產(chǎn)生VREF信號。A1緩沖電阻網(wǎng)絡(luò)電壓和驅(qū)動VREF。根據(jù)精度要求選擇運(yùn)算放大器。至關(guān)重要的是，基準(zhǔn)源輸出要連接至少10μF電容器并聯(lián)0.1μF低電感陶瓷電容器的解耦網(wǎng)絡(luò)到接地點。單端輸入0到2×VREF范圍圖25顯示了一個外部基準(zhǔn)連接VINB和VREF的示列。在這種情況下,共模電壓和輸入跨度直接依賴VREF的電壓值。更具體地說,共模電壓等于VREF而輸入跨度等于2×VREF。因此，有效輸入范圍從0到2×VREF。例如，如果REF–191,選擇外部基準(zhǔn)2.048，有效

輸入范圍從0到4.096V。在這種情況下，AD9221/AD9223AD9220的1LSB對應(yīng)1mV。至關(guān)重要的是，基準(zhǔn)輸出至少連接10μF電容器并聯(lián)0.1μF低電感陶瓷電容器到模擬地。低價格/功耗基準(zhǔn)源圖26所示的外部基準(zhǔn)電路使用一個低本錢的1.225V的外部基準(zhǔn)（即：AD580或AD1580)以及一個運(yùn)算放大器和晶體管。2n2222晶體管結(jié)合1/2運(yùn)放OP282提供一個非常低的阻抗連接VINB。選擇的運(yùn)算放大器不需要高速運(yùn)算放大器，可以基于本錢、功耗,精度方面選擇。數(shù)字輸入和輸出數(shù)字輸出AD9221/AD9223/AD9220輸出數(shù)據(jù)是在全部輸入范圍內(nèi)是真實直接二進(jìn)制數(shù)。表IV顯示輸出數(shù)據(jù)格式為各種輸入范圍無論選擇的輸入范圍。兩個互補(bǔ)的輸出數(shù)據(jù)格式可以通過反相MSB創(chuàng)立。輸出范圍（OTR）當(dāng)模擬輸入電壓超出范圍條件存在就超出了轉(zhuǎn)換器的輸入范圍。OTR是一個更新的數(shù)字輸出以及數(shù)據(jù)輸出對應(yīng)于特定的采樣模擬輸入電壓。因此，OTR具有相同的管線延遲(延遲)作為數(shù)字?jǐn)?shù)據(jù)。當(dāng)模擬輸入電壓在模擬輸入范圍內(nèi)時OTR是LOW(低）。當(dāng)模擬輸入電壓超過輸入它是高如圖27所示。OTR直到仍將居高不下模擬輸入返回輸入范圍內(nèi),另一個轉(zhuǎn)換就完成了。OTR和MSB通過邏輯進(jìn)行“與〞操作和補(bǔ)足,超量程的高或低量程低條件的邏輯OTR和MSB進(jìn)行“與〞操和補(bǔ)足,超量程的高或低量程低的條件下就可以被檢測到。表V是超量程/低量程的真值表電路在圖28中,使用NAND門。系統(tǒng)要求可編程增益調(diào)節(jié)的AD9221/AD9223/AD9220輸入信號可以立即檢測到一個超出范圍條件,從而消除增益選擇迭代。此外,OTR可用于數(shù)字偏移和增益校準(zhǔn)。數(shù)字輸出驅(qū)動考慮（DVDD）AD9221,AD9223AD9220輸出驅(qū)動配置接口5V或3.3V邏輯家族通過設(shè)置DVDD分別為5V或3.3V。AD9221/AD9223/AD9220輸出驅(qū)動程序提供足夠的輸出大小電流來驅(qū)動各種邏輯的家族。然而,大驅(qū)動電流供電,可能往往會導(dǎo)致故障影響SINAD性能。應(yīng)用中要求AD9221/AD9223AD9220開大電容負(fù)載或大型分列可能需要額外的DVDD去耦電容。在極端情況下，可能需要外部緩沖或鎖存。時鐘輸入和重點事項AD9221/AD9223/AD9220內(nèi)部定時使用兩個邊緣的時鐘輸入來生成各種內(nèi)部的時基信號。時鐘輸入必須到達(dá)或超過最低脈沖寬度指定上下(tCH和tCL)參數(shù)，對于給定定義的A/D轉(zhuǎn)換技術(shù)參數(shù)要滿足額定的性能參數(shù)。例如,時鐘輸入AD9220操作10MSPS可能有占空比周期45%至55%來滿足這個時間，指定的tCH和tCL是45ns要求。時鐘頻率低于10MSPS,工作周期在某種程度上可能偏離這一范圍,tCH和tCL都滿意。所有的高速高分辨率/Ds敏感時鐘輸入de質(zhì)量。信噪比(SNR)在給定滿刻度輸入頻率（fIN)退化是由于窗口抖動(tA)計算以下方程:SNR=20log10【1/2πfINtA】在方程中,均方根窗口抖動tA,代表了所有窗口抖動源的均方根和的平方,其中包括時鐘輸入、模擬輸入信號和A/D窗口抖動技術(shù)參數(shù)。例如,如果一個5MHz滿幅正弦波由a/D采樣總均方根抖動15ps，A/D的信噪比(SNR)性能將被限制在66.5分貝。在欠采樣應(yīng)用中對抖動特別敏感。時鐘輸入應(yīng)該被視為模擬信號在窗口抖動的情況下可能會影響AD9221/AD9223/AD9220的動態(tài)范圍。因此,對時鐘驅(qū)動供電應(yīng)該和A/D輸出驅(qū)動供電隔離防止時鐘信號與數(shù)字噪音調(diào)制。低時基誤差晶體控制振蕩器做出最好的時鐘源。如果時鐘采用另一種類型的源生成(通過門控、分頻或其他方法)，在最后一步應(yīng)該調(diào)整原時鐘時間。AD9221/AD9223AD9220大多數(shù)的功耗來自模擬電源。然而,較低的時鐘速度將略會減少數(shù)字電流。圖29顯示了每一個A/D功耗和時鐘頻率之間的關(guān)系。接地和退耦模擬和數(shù)字接地在任何高速、高分辨率系統(tǒng)適當(dāng)?shù)慕拥厥潜匾?。采用多層印刷電路?PCBS)中推薦提供最正確的接地和電源方案。接地層和電源層的使用提供了獨特的優(yōu)勢:環(huán)路區(qū)域環(huán)繞通過一個信號和它的返回路徑到達(dá)最小化。接地和電源的路徑的阻抗最小化。由電源層、PCB絕緣和接地層形成固有的分布電容。這些特點可以減少電磁干擾(EMI)和全面改善的性能。防止噪聲耦合在輸入信號上對設(shè)計布局是很重要的。數(shù)字信號不應(yīng)該并行與輸入信號軌跡，應(yīng)該遠(yuǎn)離輸入電路。而AD9221/AD9223AD9220的特點有單獨的模擬和數(shù)字接地引腳，當(dāng)它應(yīng)該被視為一個模擬組件。AD9221/AD9223/AD9220的AVSS和DVSS引腳必須連接在一起。在A/D下面堅實的接地層是可以接受的,如果電源層和接地回路電流進(jìn)行仔細(xì)管理。另外,在A/D下的接地層可能包含鋸齒狀引導(dǎo)電流的使用在可預(yù)測的方向之間的交叉耦合模擬和數(shù)字是不可防止的。AD9221/AD9223/AD9220/EB接地層布局,如圖39所示,描述了的鋸齒狀類型的安排。模擬和數(shù)字接地在A/D下通過跳線實現(xiàn)。

模擬和數(shù)字電源退耦A(yù)D9221/AD9223/AD9220特點是獨立的模擬和數(shù)字供電及接地引腳,幫助減少數(shù)字腐敗敏感的模擬信號。一般來說,模擬供電AVDD，應(yīng)該到AVSS退耦,模擬公共點,盡可能靠近芯片的物理位置。圖30顯示了模擬電源提供建議的退耦;0.1μF瓷片電容器應(yīng)提供在寬頻率范圍充分的低阻抗。注意，AVDD和AVSS引腳上共存AD9221/AD9223AD9220簡化解耦電容的布局,提供最短的PCB走線的長度。AD9221/AD9223/AD9220/EB電源層布局，如圖40所示描繪了一個典型的安排使用多層PCB。AD9221/AD9223/AD9220的CML是一個內(nèi)部模擬偏置點僅供內(nèi)部使用。這個引腳必須連接至少0.1μF電容器退耦如圖31所示。CML的直流電平大約是AVDD/2。如果要用于任何外部偏置這個電壓