計(jì)算機(jī)組成與結(jié)構(gòu)課件 第7章 系統(tǒng)總線

第7章系統(tǒng)總線主要內(nèi)容：7.1系統(tǒng)總線概述7.2系統(tǒng)總線的設(shè)計(jì)7.3微型計(jì)算機(jī)的系統(tǒng)總線（略）第7章系統(tǒng)總線7.1系統(tǒng)總線概述7.1.1系統(tǒng)總線的功能7.1.2系統(tǒng)總線的分類7.1.3總線的性能指標(biāo)7.1.1系統(tǒng)總線的功能1．系統(tǒng)總線的功能（通信，三個方面）（1）主存與CPU的信息傳送（讀取指令和讀寫數(shù)據(jù)）（2）I/O設(shè)備與CPU的信息傳送（發(fā)送命令，收發(fā)數(shù)據(jù)）（3）I/O設(shè)備與主存的信息傳送（DMA方式）2．系統(tǒng)總線的特性（1）物理特性：即物理連接方式（2）功能特性：包括地址總線、數(shù)據(jù)總線、控制總線（3）電器特性：定義信號的傳遞方向及有效電平范圍（4）時間特性：規(guī)定總線上各信號有效的時序關(guān)系7.1.2系統(tǒng)總線的分類1．總線按所處的位置分類2．按功能分類3．按時序控制方式分類4．按數(shù)據(jù)傳送格式分類內(nèi)總線外總線局部總線系統(tǒng)總線數(shù)據(jù)總線地址總線控制總線同步總線異步總線擴(kuò)展同步總線并行總線串行總線7.1.3總線的性能指標(biāo)1、總線寬度（位數(shù)）2、總線時鐘頻率（MHz）3、最大數(shù)據(jù)傳輸率（速率，MB/s）4、信號線數(shù)5、負(fù)載能力（插接板卡數(shù)量）拓展：總線的標(biāo)準(zhǔn)化微機(jī)的總線標(biāo)準(zhǔn)舉例1．ISA總線：IBM1984年推出，又叫AT總線2．EISA總線：1988年由Compaq等9家公司聯(lián)合推出3．VESA總線：1992年由60家板卡制造商聯(lián)合推出4．PCI總線：是由Intel公司推出5．CompactPCI：6．PCI-E總線：由Intel、AMD、DELL、IBM等20多家公司于2004正式推出7.2系統(tǒng)總線的設(shè)計(jì)7.2.1系統(tǒng)總線的帶寬7.2.2系統(tǒng)總線的結(jié)構(gòu)7.2.3總線的時序控制7.2.4總線的仲裁7.2.1系統(tǒng)總線的帶寬1.總線帶寬的決定因素?cái)?shù)據(jù)帶寬＝（總線頻率×數(shù)據(jù)位寬）÷8，單位：MB/s例：某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，總線帶寬是多少？解：設(shè)總線帶寬用Dr表示，總線時鐘頻率用F表示，總線時鐘周期用T=1/F表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：Dr=D/T=D×(1/F)=D×F=4B×33×106/s=132MB/s這樣，總線的帶寬應(yīng)該不小于132MB/s。討論如何設(shè)計(jì)總線帶寬？方案1：單總線時鐘周期方案方案2：多總線時鐘周期方案（即分時復(fù)用方案）優(yōu)點(diǎn)：連線減少，成本降低、節(jié)約主板的布線空間；缺點(diǎn)：降低了系統(tǒng)的速度，增加了系統(tǒng)連接的復(fù)雜度7.2.2系統(tǒng)總線的結(jié)構(gòu)1．單總線結(jié)構(gòu)2.二總線結(jié)構(gòu)3．三總線結(jié)構(gòu)4.高性能的多總線結(jié)構(gòu)5．I/O通道和I/O處理機(jī)1．單總線結(jié)構(gòu)2.二總線結(jié)構(gòu)3．三總線結(jié)構(gòu)4.高性能的多總線結(jié)構(gòu)5．I/O通道和I/O處理機(jī)7.2.3總線的時序控制1．同步控制總線主要特征是以時鐘周期為劃分時間段的基準(zhǔn)，CPU內(nèi)部操作速度較快，通常選擇較短的時鐘周期?？偩€傳送時間較長，占用多個CPU時鐘周期。2．異步控制總線主要特征是沒有統(tǒng)一的時鐘周期劃分，而是采用應(yīng)答方式實(shí)現(xiàn)總線的傳送操作，所需時間視需求而定同步讀操作的時序控制圖內(nèi)存發(fā)出CPU發(fā)出CPU發(fā)出內(nèi)存請求異步總線讀操作時序主設(shè)備發(fā)出從設(shè)備發(fā)出主同步信號從同步信號7.2.4總線的仲裁1．集中式總線仲裁：由總線控制器管理總線的使用例如：在鏈?zhǔn)絺魉椭校偩€授權(quán)信號被依次傳送到I/O設(shè)備。邏輯上離控制器最近的設(shè)備首先接收到信號，如果發(fā)送過總線請求，則接管總線，并停止授權(quán)信號繼續(xù)往下傳播；否則，則將授權(quán)信號傳送給下一個設(shè)備，再重復(fù)相同過程，直到某個設(shè)備接管總線為止。2．競爭式總線仲裁當(dāng)某個設(shè)備需要使用總線時，發(fā)出請求。所有的設(shè)備都監(jiān)聽總線請求信號，到一個總線周期結(jié)束時，各設(shè)備都能知道自己是否為優(yōu)先級最高的設(shè)備，以及能否在下一個總線周期使用總線。無總線申請時，總線仲裁信號（高電平）可以傳送到所有的設(shè)備。當(dāng)設(shè)備要使用總線時，它首先檢測總線是否空閑，并且檢測收到的總線仲裁信號（輸入端）是否為高電平，如果是高電平，則獲得總線，并發(fā)出總線忙信號，然后開始傳送數(shù)據(jù)。反之，如果已經(jīng)是低電平，則無權(quán)使用總線，把輸出端置為低。7.3微型計(jì)算機(jī)的系統(tǒng)總線（略）7.3.1微型計(jì)算機(jī)的前端總線7.3.2微型計(jì)算機(jī)的PCI總線7.3.1微型計(jì)算機(jī)的前端總線前端總線頻率分為266MHz、333MHz、400MHz、533MHz、800MHz前端總線的速度指的是CPU和北橋芯片間總線的速度7.3.2微型計(jì)算機(jī)的PCI總線PCI總線是由Intel公司于1990年推出的高帶寬、獨(dú)立于CPU的總線。PIC總線的頻率分為33MHz、66MHz、100MHz、133HHz等，總線寬度包括32位和64位兩種。PCI總線一邊通過PCI橋與前端總線相連接，一邊通過ISA橋接器與ISA總線相連接。PCI總線是一種同步時序總線，通過分時復(fù)用技術(shù)實(shí)現(xiàn)對地址信號和數(shù)據(jù)信號的傳送，采用集中式的總線仲載方式。PCI總線定義了一組50根必備信號線和一組50根可選信號線，詳細(xì)情況見教材P188