第章INTELX系列微處理器上課講義

第4章Intel80X86系列微處理器4.18086/8088微處理器概述4.28086/8088內(nèi)部寄存器結(jié)構(gòu)4.38086/8088的存儲器組織和I/O組織4.48086/8088的內(nèi)部結(jié)構(gòu)4.58086/8088外特性——引腳信號及其功能 4.68086/8088最小工作模式及其系統(tǒng)結(jié)構(gòu)4.78086/8088最大工作模式及其系統(tǒng)結(jié)構(gòu)4.88086/8088總線時序4.9INTEL80286到PentiumCPU4.18086/8088微處理器概述1978年Intel公司推出了首枚16位微處理器8086，以后英特爾生產(chǎn)的80X86系列微處理器，均與其兼容。1979年Intel公司推出了成本較低的Intel8088微處理器。1981年IBM公司選擇8088微處理器作為核心來設(shè)計IBMPC微計算機(jī)系統(tǒng)，推向市場后獲得了巨大的成功，為后來的80x86系列微處理器成為主流微計算機(jī)的處理核心打下了基礎(chǔ)。4.18086/8088微處理器概述4.28086/8088內(nèi)部寄存器結(jié)構(gòu)了解CPU內(nèi)部寄存器結(jié)構(gòu)并掌握其使用方法是進(jìn)行匯編語言程序設(shè)計的關(guān)鍵和基礎(chǔ)。8086/8088內(nèi)部有14個16位的寄存器，可供程序直接使用。按功能分為三組：通用寄存器組（8個）、段寄存器組（4個）和控制寄存器組（2個）。4.28086/8088內(nèi)部寄存器結(jié)構(gòu)4.2.1通用寄存器組4.2.2段寄存器組4.2.3控制寄存器組4.2.1通用寄存器組數(shù)據(jù)寄存器地址指針和變址寄存器8086/8088CPU有8個通用寄存器。這8個寄存器可以分為兩類：數(shù)據(jù)寄存器和地址指針與變址寄存器。一、數(shù)據(jù)寄存器數(shù)據(jù)寄存器包括4個16位寄存器AX、BX、CX和DX，通常用于存放參與運(yùn)算的操作數(shù)和運(yùn)算結(jié)果。每一個數(shù)據(jù)寄存器又可將高、低8位分別作為兩個獨(dú)立的8位寄存器使用。它們的高8位分別記作AH、BH、CH、DH，低8位分別記作AL、BL、CL、DL。二、地址指針和變址寄存器

地址指針和變址寄存器包括4個16位寄存器SP、BP、SI和DI。它們主要是用來存放或指示操作數(shù)的偏移地址。其中SP、BP為地址指針寄存器，SI、DI為變址寄存器。SP堆棧指針：存放堆棧棧頂?shù)钠频刂贰６褩２僮髦噶頟USH和POP根據(jù)該寄存器得到操作數(shù)的偏移地址。BP基址寄存器：存放堆棧中數(shù)據(jù)的偏移地址。SI源變址寄存器：用來存放源數(shù)據(jù)區(qū)的偏移地址。DI目標(biāo)變址寄存器：用來存放目的數(shù)據(jù)區(qū)的偏移地址。所謂變址寄存器，是指它存放的地址在串操作指令中可以按照要求自動增加/減少。4.2.2段寄存器組8086/8088CPU的存儲器采用分段管理，為此，8086/8088內(nèi)部設(shè)置了4個16位的段寄存器，CS代碼段寄存器、DS數(shù)據(jù)段寄存器、SS堆棧段寄存器和ES附加段寄存器，分別用于存放代碼段、數(shù)據(jù)段、堆棧段和附加段的段基地址。關(guān)于這4個寄存器的使用詳見“4.38086/8088的存儲器組織和I/O組織”。4.2.3控制寄存器組IP指令指針FLAGS標(biāo)志寄存器8086/8088CPU包含2個16位的控制寄存器：指令指針I(yè)P和標(biāo)志寄存器FLAGS。一、IP指令指針I(yè)P用于存放下一條要執(zhí)行的指令的偏移地址。程序運(yùn)行中，IP的內(nèi)容自動修改，始終指向下一條要執(zhí)行的指令地址。IP起著控制指令執(zhí)行流程的作用，是一個十分重要的控制寄存器。正常情況下，程序不能直接修改IP的內(nèi)容，但當(dāng)需要改變程序執(zhí)行順序時，如遇到中斷指令或調(diào)用指令時，IP中的內(nèi)容將被自動修改。二、FLAGS標(biāo)志寄存器FLAGS用于存放指令執(zhí)行結(jié)果的特征和CPU工作方式。其內(nèi)容通常稱為處理器狀態(tài)字(ProcessorStatusWord，PSW)。FLAGS是一個16位寄存器，實(shí)際使用了9位。9個標(biāo)志分為狀態(tài)標(biāo)志和控制標(biāo)志兩類。圖4.3標(biāo)志寄存器1、狀態(tài)標(biāo)志CF：進(jìn)位標(biāo)志。有進(jìn)位或借位時，CF=1；否則CF=0。PF：奇偶標(biāo)志。低8位有偶數(shù)個“1”，PF=1；否則PF=0。AF：輔助進(jìn)位標(biāo)志。D3位有進(jìn)位或借位時，AF＝1；否則AF＝0。ZF：零標(biāo)志。結(jié)果為零，ZF＝1；否則ZF＝0。SF：符號標(biāo)志。結(jié)果為負(fù)數(shù)，SF＝1；否則SF＝0。OF：溢出標(biāo)志。發(fā)生溢出，OF＝1；否則OF＝0。

6個狀態(tài)標(biāo)志位用來表示運(yùn)算結(jié)果的特征。狀態(tài)標(biāo)志位的置位或清零，由CPU根據(jù)運(yùn)算過程和運(yùn)算結(jié)果自動設(shè)置。2、控制標(biāo)志

3個控制標(biāo)志是用來控制CPU的工作方式的標(biāo)志。

IF：中斷允許標(biāo)志。用來控制對外部可屏蔽中斷的響應(yīng)。如果IF＝1，則允許CPU響應(yīng)外部可屏蔽中斷請求；否則CPU不響應(yīng)外部可屏蔽中斷請求。

DF：方向標(biāo)志。用來控制串操作指令的執(zhí)行。如果DF＝1，則串操作指令的地址自動減量修改，串?dāng)?shù)據(jù)的傳送過程是從高地址到低地址進(jìn)行；否則，串操作指令的地址自動增量修改，串?dāng)?shù)據(jù)的傳送過程是從低地址到高地址進(jìn)行。

TF：陷阱標(biāo)志，又稱單步標(biāo)志。當(dāng)TF＝1時，微處理器就進(jìn)入單步工作方式，每執(zhí)行完一條指令便自動產(chǎn)生一個內(nèi)部中斷(稱為單步中斷)，轉(zhuǎn)去執(zhí)行一個中斷服務(wù)程序，可以借助中斷服務(wù)程序來檢查每條指令的執(zhí)行情況；如果TF＝0，則CPU正常(連續(xù))執(zhí)行指令。4.38086/8088的存儲器組織和I/O組織4.3.1存儲器的分段管理4.3.2物理地址與邏輯地址4.3.3物理地址的形成 4.3.4堆棧4.3.5存儲器組織4.3.6I/O組織4.3.1存儲器的分段管理為了實(shí)現(xiàn)對1MB單元的尋址，8086/8088系統(tǒng)采用了存儲器分段技術(shù)。存儲器分段技術(shù)具體實(shí)現(xiàn)方法是：將1MB的存儲空間分成許多邏輯段，每段最長64K字節(jié)單元，段內(nèi)可以使用16位地址碼進(jìn)行尋址。每個邏輯段在實(shí)際存儲空間中的位置是可以浮動的,邏輯段的起始地址可由段寄存器的內(nèi)容來確定。實(shí)際上，段寄存器中存放的是段起始地址的高16位，稱之為段基地址，邏輯段起始地址的低4位為0。圖4.4邏輯段在物理存儲器中的位置

各個邏輯段在實(shí)際的存儲空間中可以完全分開，也可以部分重疊，甚至完全重疊。段的起始地址的計算和分配通常是由操作系統(tǒng)完成的，并不需要普通用戶參與。4.3.2物理地址與邏輯地址物理地址：信息在存儲器中實(shí)際存放的地址，它是CPU訪問存儲器時實(shí)際輸出的地址。

8086/8088系統(tǒng)的物理地址是20位，存儲空間為220＝1M字節(jié)單元，地址范圍從00000H到FFFFFH。CPU和存儲器交換數(shù)據(jù)時所使用的就是20位的物理地址。邏輯地址：編程時所使用的地址，由段基地址和偏移量兩部分構(gòu)成。程序設(shè)計時所涉及的地址是邏輯地址而不是物理地址。編程時不需要知道產(chǎn)生的代碼或數(shù)據(jù)在存儲器中的具體物理位置。這樣可以簡化存儲資源的動態(tài)管理。段基地址（段地址或段基址）：段的起始地址的高16位。偏移量（偏移地址）：所訪問的存儲單元距段的起始地址之間的字節(jié)距離。

在8086/8088計算機(jī)系統(tǒng)中，每個存儲單元可以看成具有兩種地址：物理地址和邏輯地址。4.3.2物理地址與邏輯地址給定段基地址和偏移量，就可以在存儲器中尋址所訪問的存儲單元。在8086/8088系統(tǒng)中，段基地址和偏移量都是16位的。段基地址由16位的段寄存器CS、DS、SS和ES提供；偏移量通常由BX、BP、SP、SI、DI、IP或這些寄存器的組合形式來提供。例如，8086/8088開機(jī)后執(zhí)行的第一條指令的邏輯地址由CS和IP兩個寄存器給出，其邏輯地址表示為FFFFH:0000H，對應(yīng)的物理地址為FFFF0H。4.3.3物理地址的形成8086/8088訪問存儲器時的20位物理地址可由邏輯地址轉(zhuǎn)換而來。轉(zhuǎn)換方法：將段寄存器中的16位段基地址左移4位(低位補(bǔ)0)，再與16位的偏移量相加，即可得到所訪問存儲單元的物理地址。計算公式：

物理地址＝段基地址×16+偏移量上式中的“段基地址×16”在微處理器中是通過將段寄存器的內(nèi)容左移4位(低位補(bǔ)0)來實(shí)現(xiàn)的，得到的是20位的段的起始地址。段的起始地址與偏移量相加的操作由20位地址加法器來完成，圖4.58086/8088物理地址的產(chǎn)生【例4.1】設(shè)代碼段寄存器CS中的內(nèi)容為4232H，指令指針寄存器IP中的內(nèi)容為0066H，即[CS]＝4232H，[IP]＝0066H，則訪問代碼段存儲單元的物理地址計算如下：

所以，訪問代碼段存儲單元的物理地址為42386H?！纠?.2】設(shè)數(shù)據(jù)段寄存器DS的內(nèi)容為1234H，基址寄存器BX的內(nèi)容為0023H，即[DS]＝1234H，[BX]＝0023H，則訪問數(shù)據(jù)段存儲單元的物理地址計算如下：

所以，訪問數(shù)據(jù)段存儲單元的物理地址為12363H。4.3.4堆棧堆棧是存儲器中的一個特殊的數(shù)據(jù)存儲區(qū)，采用“后進(jìn)先出”的原則存放數(shù)據(jù)，通常它的一端(棧底)是固定的，另一端(棧頂)是浮動的，信息的存入和取出都只能在浮動的一端進(jìn)行。堆棧主要用來暫時保存程序運(yùn)行時的一些地址或數(shù)據(jù)信息。例如：當(dāng)CPU執(zhí)行調(diào)用指令時，用堆棧保存程序的返回地址(亦稱斷點(diǎn)地址)；在中斷處理時，通過堆?！氨４娆F(xiàn)場”和“恢復(fù)現(xiàn)場”；有時也利用堆棧為子程序傳遞參數(shù)。4.3.5存儲器組織8086CPU有四個邏輯段，分別是代碼段、數(shù)據(jù)段、堆棧段和附加段。代碼段：用于存放指令代碼。代碼段寄存器CS存放代碼段的段基地址，偏移量由指令指針I(yè)P提供。數(shù)據(jù)段和附加段：用于存放操作數(shù)。數(shù)據(jù)段寄存器DS存放數(shù)據(jù)段的段基地址，附加段段寄存器ES存放附加段的段基地址。堆棧段：堆棧段用于暫時保存程序運(yùn)行中的一些數(shù)據(jù)和地址信息。4.3.6I/O組織8086/8088I/O端口為64KB，因此只需要16跟地址線A15～A0。對I/O端口尋址時不需要使用段寄存器，高位地址A19～A16輸出0。4.48086/8088的內(nèi)部結(jié)構(gòu)8086/8088微處理器由兩個獨(dú)立的部件構(gòu)成，一個是總線接口部件BIU(BusInterfaceUnit)，另一個是執(zhí)行部件EU(ExecutionUnit)。4.4.1總線接口部件BIU

BIU負(fù)責(zé)完成微處理器內(nèi)部與外部(內(nèi)存儲器和I/O端口)的信息傳送，即負(fù)責(zé)取指令和存取數(shù)據(jù)。

BIU由以下5個部分組成：4個16位的段寄存器：CS、DS、SS和ES，分別用于存放當(dāng)前代碼段、數(shù)據(jù)段、附加段和堆棧段的段基地址。16位指令指針I(yè)P：用于存放下一條要執(zhí)行的指令的偏移地址。20位物理地址加法器：用于將來自于段寄存器的16位段地址左移4位后與來自于IP寄存器或EU提供的16位偏移地址相加，形成一個20位的物理地址。6/4字節(jié)的指令隊列：用于存放預(yù)取的指令,減少等待時間,避免取指令和取操作數(shù)發(fā)生沖突,從而提高運(yùn)行效率?？偩€控制邏輯：用于產(chǎn)生并發(fā)出總線控制信號，以實(shí)現(xiàn)對存儲器和I/O端口的讀／寫控制。它將CPU的內(nèi)部總線與16位的外部總線相連，是CPU與外部進(jìn)行數(shù)據(jù)交換的通路。4.4.2執(zhí)行部件EU

執(zhí)行部件EU的功能就是負(fù)責(zé)指令的執(zhí)行。

EU由以下幾部分組成：算術(shù)邏輯單元ALU：ALU完成16位或8位的二進(jìn)制數(shù)的算術(shù)/邏輯運(yùn)算，絕大部分指令的執(zhí)行都由ALU完成。在運(yùn)算時，數(shù)據(jù)先傳送至16位的暫存寄存器中，經(jīng)ALU處理后，運(yùn)算結(jié)果可通過內(nèi)部總線送入通用寄存器或由BIU存入存儲器。標(biāo)志寄存器FLAGS：它用來反映CPU最后一次運(yùn)算結(jié)果的狀態(tài)特征或存放控制標(biāo)志。FLAGS為16位，其中7位未用。通用寄存器組：它包括4個數(shù)據(jù)寄存器AX、BX、CX、DX，其中AX又稱累加器，4個地址指針和變址寄存器，即基址寄存器BP、堆棧指針寄存器SP、源變址寄存器SI和目的變址寄存器DI。EU控制系統(tǒng)：它接收從BIU中指令隊列取來的指令，經(jīng)過指令譯碼形成各種定時控制信號，向EU內(nèi)各功能部件發(fā)送相應(yīng)的控制命令，以完成每條指令所規(guī)定的操作。4.4.3BIU與EU的動作協(xié)調(diào)原則

總線接口部件（BIU）和執(zhí)行部件（EU）按以下流水線技術(shù)原則協(xié)調(diào)工作，共同完成所要求的信息處理任務(wù)。每當(dāng)8086的指令隊列中有兩個空字節(jié)，或8088的指令隊列中有一個空字節(jié)時，BIU就會自動把指令取到指令隊列中。其取指的順序是按照指令在程序中出現(xiàn)的前后順序。每當(dāng)EU準(zhǔn)備執(zhí)行一條指令時，它會從BIU部件的指令隊列前部取出指令的代碼，然后用幾個時鐘周期去執(zhí)行該指令。在執(zhí)行指令的過程中，如果需要訪問存儲器或者I/O端口，那么EU就會請求BIU，進(jìn)入總線周期，完成訪問內(nèi)存或者I/O端口的操作；如果此時BIU正好處于空閑狀態(tài)，會立即響應(yīng)EU的總線請求。如BIU正將某個指令字節(jié)取到指令隊列中，則BIU將首先完成這個取指令的總線周期，然后再去響應(yīng)EU發(fā)出的訪問總線的請求。當(dāng)指令隊列已滿，且EU又沒有總線訪問請求時，BIU便進(jìn)入空閑狀態(tài)。在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時，由于待執(zhí)行指令的順序發(fā)生了變化，則指令隊列中已經(jīng)裝入的字節(jié)被自動消除，BIU會接著往指令隊列裝入轉(zhuǎn)向后的另一程序段中的指令代碼。4.58086/8088外特性

——引腳信號及其功能8086/8088CPU采用40個引腳的雙列直插式封裝形式。為了減少芯片的引腳，8086/8088CPU采用了引腳復(fù)用技術(shù)，因此部分引腳具有雙重功能。這些雙功能引腳的功能轉(zhuǎn)換分兩種情況：一種是采用了分時復(fù)用的地址/數(shù)據(jù)和地址/狀態(tài)引腳；另一種是根據(jù)不同的工作模式定義不同的引腳功能。4.5.18086外特性

——引腳信號及其功能

電源、地和時鐘信號系統(tǒng)復(fù)位和準(zhǔn)備好信號地址、數(shù)據(jù)和狀態(tài)信號中斷信號讀、寫選通信號模式選擇信號最小工作模式下的專用信號最大工作模式下的專用信號一、電源、地和時鐘信號VCC電源端：接入的電壓為+5V±10%。GND接地端：兩條GND均應(yīng)接地。CLK時鐘信號：輸入，提供CPU和總線控制的基本定時脈沖。8086CPU要求時鐘信號是占空比為33％的非對稱性的脈沖信號。二、系統(tǒng)復(fù)位和準(zhǔn)備好信號RESET復(fù)位信號：輸入，高電平有效，用來停止CPU的現(xiàn)行操作，完成CPU內(nèi)部的復(fù)位過程。該信號必須由低到高，并且至少要保持4個時鐘周期的高電平，才能完成復(fù)位CPU。READY準(zhǔn)備就緒信號：輸入，高電平有效，用來確認(rèn)CPU訪問的存儲器或I/O設(shè)備是否完成數(shù)據(jù)傳送。該信號是為了CPU與低速的存儲器或I/O設(shè)備之間實(shí)現(xiàn)速度匹配所設(shè)置的。當(dāng)READY為高電平時，表示內(nèi)存或I/O設(shè)備已準(zhǔn)備就緒，可以立即進(jìn)行一次數(shù)據(jù)傳輸。TEST#測試信號：輸入，低電平有效。該信號用于協(xié)調(diào)8086CPU與8087協(xié)處理器的操作。表4.1復(fù)位后內(nèi)部寄存器狀態(tài)寄存器名稱狀態(tài)FLAGS清除IP0000HCSFFFFHDS0000HSS0000HES0000H指令緩沖隊列清除三、地址、數(shù)據(jù)和狀態(tài)信號ADl5～AD0地址／數(shù)據(jù)復(fù)用總線：雙向，三態(tài)，分時復(fù)用。在總線周期的T1狀態(tài)，輸出地址；在總線周期的T2～T4狀態(tài)，作為數(shù)據(jù)線使用。A19/S6～A16/S3地址/狀態(tài)復(fù)用線：輸出，三態(tài)，分時復(fù)用。在總線周期的T1狀態(tài)，用來輸出地址的最高4位，在總線周期的其他狀態(tài)用來輸出狀態(tài)信息。BHE#/S7總線高字節(jié)允許/狀態(tài)信號S7：輸出，三態(tài)，分時復(fù)用。在總線周期的T1狀態(tài)，有效時表示選擇高8位數(shù)據(jù)。在總線周期的其他狀態(tài)用來輸出狀態(tài)，S7未定義。S7未定義。S6總是為0。S5表明中斷允許標(biāo)志的當(dāng)前設(shè)置情況。如果IF＝l，則S5＝1，表示當(dāng)前允許可屏蔽中斷；如果IF＝0，則S5＝0，表示當(dāng)前禁止一切可屏蔽中斷。S4和S3狀態(tài)的組合指出當(dāng)前正使用哪個段寄存器。表4.2S4、S3代碼組合與段寄存器的關(guān)系S4S3當(dāng)前使用的段寄存器00附加段寄存器ES01堆棧段寄存器SS10代碼段寄存器CS或未使用任何段寄存器11數(shù)據(jù)段寄存器DS四、中斷信號INTR可屏蔽中斷請求信號：輸入、高電平有效。當(dāng)該信號變?yōu)楦唠娖綍r，表示外部設(shè)備有可屏蔽中斷請求。CPU在每個指令周期的最后一個T狀態(tài)檢測此引腳，一旦測得此引腳為高電平，并且中斷允許標(biāo)志位IF=1，則CPU在當(dāng)前指令周期結(jié)束后，轉(zhuǎn)入中斷響應(yīng)周期。NMI非屏蔽中斷請求信號：輸入，上升沿有效。該中斷請求不能用軟件進(jìn)行屏蔽，不受中斷允許標(biāo)志IF的控制。當(dāng)該引腳上電平有由低到高的變化，就會在當(dāng)前指令結(jié)束后引起中斷。NMI中斷通常由電源掉電等緊急情況引起。

INTA#中斷響應(yīng)信號：（最小工作模式下的專用信號）輸出，低電平有效，在最小模式下，CPU響應(yīng)可屏蔽中斷后發(fā)給請求中斷設(shè)備的應(yīng)答信號，是對中斷請求信號INTR的響應(yīng)。五、讀、寫選通信號

RD#讀信號:輸出，三態(tài)，低電平有效，表示CPU正在對存儲器或I/O端口進(jìn)行讀操作。在讀總線周期的T2，T3，TW狀態(tài)，均保持低電平。

WR#寫信號（最小工作模式下的專用信號）:輸出，三態(tài)，低電平有效，表示CPU正在對存儲器或I/O端口進(jìn)行寫操作。在寫總線周期的T2，T3，TW狀態(tài)，均保持低電平。六、模式選擇信號8086CPU有兩種工作模式：最小工作模式和最大工作模式。MN/MX#模式選擇信號:用于選擇CPU工作在最大工作模式還是最小工作模式。當(dāng)此引腳接+5V(高電平)時，CPU工作于最小工作模式；若接地(低電平)，CPU工作于最大工作模式。最小工作模式：系統(tǒng)中只有8086一個微處理器，系統(tǒng)中的所有總線控制信號都直接由8086產(chǎn)生。最大工作模式：系統(tǒng)中含有兩個或兩個以上微處理器，其中一個是主處理器8086，其它為協(xié)處理器，總線控制信號由芯片8288產(chǎn)生。由于在不同工作模式下，引腳24～31有著不同的名稱和定義，因此稱為專用引腳信號，除了引腳24～31外，其它引腳信號稱為公共引腳信號。七、最小工作模式下的專用信號HOLD總線保持請求信號:輸入，該信號是最小模式系統(tǒng)中除主CPU以外的其他總線控制器（如DMA控制器）申請使用系統(tǒng)總線的請求信號。HLDA總線保持響應(yīng)信號:輸出，該信號是對HOLD的響應(yīng)信號。WR#寫信號。M/IO#存儲器/IO訪問控制信號:輸出。高電平時訪存，低電平時訪問IO。DEN#數(shù)據(jù)允許信號:輸出，作為雙向數(shù)據(jù)總線收發(fā)器8286的選通信號。它在每一次存儲器訪問或I/O訪問或中斷響應(yīng)周期有效。DT/R#數(shù)據(jù)發(fā)送/接收控制信號：輸出，三態(tài)，使用8286作為數(shù)據(jù)總線收發(fā)器時，8286的數(shù)據(jù)傳送方向由控制。數(shù)據(jù)發(fā)送時＝1；數(shù)據(jù)接收時＝0。ALE地址鎖存允許信號:輸出、提供給地址鎖存器8282的控制信號。INTA#中斷響應(yīng)信號。八、最大工作模式下的專用信號S2#，S1#，S0#總線周期狀態(tài)信號：輸出，三態(tài)，這三個信號組合起來指出當(dāng)前總線周期所進(jìn)行的操作類型。RQ#/GT1#，RQ#/GT0#總線請求信號／總線請求允許信號：這兩個引腳是雙向的，信號為低電平有效。這兩個信號是最大模式系統(tǒng)中主處理器8086和其他協(xié)處理器(如8087，8089)之間交換總線使用權(quán)的聯(lián)絡(luò)控制信號。LOCK#總線封鎖信號：輸出，三態(tài)，低電平有效。當(dāng)為低電平時，表明此時CPU不允許其他總線主設(shè)備占用總線。QS1，QS0指令隊列狀態(tài)信號：輸出，QS1，QS0兩信號用來指示CPU內(nèi)指令隊列的當(dāng)前狀態(tài)，以使外部處理器(主要是協(xié)處理器8087)對CPU內(nèi)指令隊列的動作進(jìn)行跟蹤。4.5.28088與8086引腳的不同之處8088CPU為準(zhǔn)16位機(jī)，雖然其內(nèi)部結(jié)構(gòu)與8086基本相同，但是只能按8位與外部進(jìn)行數(shù)據(jù)交換，因此8088的某些引腳信號與8086有所不同。不同的引腳包括：8088的地址/數(shù)據(jù)復(fù)用線為8條，即AD7～AD0，而A15～A8為單一的地址線；8088中無BHE#信號，引腳34為狀態(tài)信號線SS0#。8086與8088的28號引腳在最小模式下都是用來選擇存儲器或I/O的，但二者選擇電平相反。8088的存儲器/IO控制線為IO/M#，即該信號為高電平時是I/O端口訪問；為低電平時是存儲器訪問。這與8086的信號剛好相反。4.68086/8088最小工作模式及其系統(tǒng)結(jié)構(gòu)4.6.18284A時鐘發(fā)生器4.6.2總線分離與緩沖4.6.3最小工作模式下控制核心單元的組成4.6.18284A時鐘發(fā)生器8086/8088系統(tǒng)采用Intel8284A作為時鐘發(fā)生器。8284A將晶體振蕩器的振蕩頻率分頻后，向8086/8088系統(tǒng)提供符合要求的時鐘脈沖CLK、PCLK和OSC信號；同時為復(fù)位信號RESET和準(zhǔn)備好信號READY進(jìn)行同步。一、8284A的引腳及其功能8284A為18引腳雙列直插式封裝。主要引腳及其功能如下：OSC：晶振輸出端。CLK：系統(tǒng)時鐘信號輸出端。PCLK：外設(shè)時鐘信號輸出端。RES#：復(fù)位輸入端。RESET：復(fù)位信號輸出端。READY：準(zhǔn)備好信號輸出端。RDY1、RDY2：準(zhǔn)備好信號輸入端。AEN1#、AEN2

#：對應(yīng)RDY1、RDY2的允許控制信號輸入端。Vcc：電源輸入端。GND：接端地。二、8284A的功能結(jié)構(gòu)

8284A內(nèi)部電路分為三大模塊：時鐘信號產(chǎn)生電路。RESET信號產(chǎn)生電路。READY信號產(chǎn)生電路。三、時鐘信號產(chǎn)生電路

在IBMPC/XT機(jī)中，8284A外接石英晶體振蕩器的振蕩頻率fc為14.31818MHz，因此OSC、CLK和PCLK信號的頻率分別為14.31818MHz、4.77MHz和2.385MHz。四、RESET信號產(chǎn)生電路

通過加電與按鍵復(fù)位電路產(chǎn)生的RES#信號經(jīng)過8284同步后輸出符合系統(tǒng)要求的RESET信號。4.6.2總線分離與緩沖8086/8088CPU的地址總線和數(shù)據(jù)總線分時復(fù)用，然而IBMPC/XT機(jī)系統(tǒng)總線的地址總線和數(shù)據(jù)總線不是分時復(fù)用的，因此需要解決這一問題。利用8位鎖存驅(qū)動器Intel8282和8位雙向數(shù)據(jù)收發(fā)器Intel828