XilinxFPGA的配置設(shè)計(jì)課件_第1頁
XilinxFPGA的配置設(shè)計(jì)課件_第2頁
XilinxFPGA的配置設(shè)計(jì)課件_第3頁
XilinxFPGA的配置設(shè)計(jì)課件_第4頁
XilinxFPGA的配置設(shè)計(jì)課件_第5頁
已閱讀5頁,還剩24頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

Xilinx的FPGA下載配置電路設(shè)計(jì)6.1.1XilinxFPGA的下載配置模式針對(duì)不同的器件類型和應(yīng)用場(chǎng)合,Xilinx公司為其FPGA系列產(chǎn)品提供了多種下載配置模式,如下所示:1.JTAG模式JTAG模式是基於IEEE1149.1和IEEE1532的下載配置模式,通過TDI(數(shù)據(jù)輸入)、TDO(數(shù)據(jù)輸出)、TMS(測(cè)試模式)和TCK(測(cè)試時(shí)鐘)等四根信號(hào)線實(shí)現(xiàn)FPGA的下載與配置。在JATG模式中需要其他可編程微控制器的支持。2.Parallel模式Parallel模式僅支持Virtex系列和SpartanⅡ系列器件,通過8bit的並行數(shù)據(jù)下載,實(shí)現(xiàn)FPGA的高速配置。Parallel模式的配置時(shí)鐘CCLK由FPGA外部提供。3.MasterSerial模式MasterSerial模式支持Xilinx公司的所有FPGA產(chǎn)品。MasterSerial模式通過讀取串行PROM的數(shù)據(jù),實(shí)現(xiàn)FPGA的線上配置。在MasterSerial模式中必須使用Xilinx公司專用的PROM。MasterSerial模式的配置時(shí)鐘CCLK源於FPGA內(nèi)部。4.SlaveSerial模式SlaveSerial模式支持Xilinx公司的所有FPGA產(chǎn)品。SlaveSerial模式類似於MasterSerial模式,但其配置時(shí)鐘CCLK由FPGA外部提供。在SlaveSerial模式中需要其他可編程微控制器支持。5.MasterSelectMAP模式MasterSerialMAP模式支持Virtex-Ⅱ等FPGA產(chǎn)品。MasterSerialMAP模式通過讀取串行PROM的數(shù)據(jù),實(shí)現(xiàn)FPGA的線上配置。在MasterSelectMAP模式中必須使用Xilinx公司專用的PROM。MasterSerialMAP模式的配置時(shí)鐘CCLK源於FPGA內(nèi)部。6.SlaveSelectMAP模式SlaveSelectMAP模式支持Virtex-Ⅱ等FPGA產(chǎn)品。SlaveSelectMAP模式類似於MasterSerialMAP模式,但其配置時(shí)鐘CCLK由FPGA外部提供。在SlaveSelectMAP模式中需要其他可編程微控制器的支持。6.1.1XilinxFPGA的下載配置模式Xilinx公司提供兩種PROM對(duì)其FPGA系列產(chǎn)品進(jìn)行線上配置。其中,XC1800系列PROM可多次擦寫,支持JTAG線上編程。XC1700系列PROM為一次性編程器件,不支持JTAG線上編程。使用第三方編程器對(duì)Xilinx公司的PROM系列產(chǎn)品進(jìn)行下載配置時(shí),需要對(duì)FPGA設(shè)計(jì)檔進(jìn)行格式轉(zhuǎn)換。在同一個(gè)FPGA的下載配置電路中,為了滿足不同應(yīng)用要求,可以通過改變FPGA的M2、M1和M0管腳連接,實(shí)現(xiàn)FPGA下載配置模式的切換,即利用同一下載配置電路可以實(shí)現(xiàn)多種下載配置模式。

在實(shí)際應(yīng)用中,使用嵌入式下載配置方式,可以節(jié)約成本和簡(jiǎn)化PCB板設(shè)計(jì)。嵌入式下載配置利用微處理器或其他可編程控制器件,對(duì)FPGA產(chǎn)品進(jìn)行下載配置。在嵌入式下載配置過程中,M2、M1、M0引腳端應(yīng)設(shè)置為JTAG、SlaveSerial或SlaveSelectMAP模式,下載配置的數(shù)據(jù)可以存放在Xilinx公司專用PROM或其他記憶體件中。當(dāng)M2、M1、M0設(shè)置為SlaveSerial模式時(shí),通過控制PROG_B引腳端,可以實(shí)現(xiàn)FPGA的重新配置。當(dāng)M2、M1、M0設(shè)置為SlaveSelectMAP模式時(shí),通過控制PROG_B、RDWR_B和CS_B引腳端,可以實(shí)現(xiàn)FPGA的重新配置和部分配置。6.1.2Virtex-Ⅱ系列器件下載配置電路設(shè)計(jì)Xilinx公司不同類型的FPGA器件下載配置模式不完全相同,下麵以Virtex-Ⅱ系列器件為例說明Xilinx公司的FPGA的下載配置設(shè)計(jì)過程。Virtex-Ⅱ系列器件的下載配置流程Virtex-Ⅱ系列器件的下載配置流程如圖6.1.1所示,主要包括:(1)PowerUp(加電)

PowerUp是Virtex-Ⅱ系列器件的加電過程。其中,內(nèi)核電壓VCCINT=1.5V,I/OBank4的VCCO和VCCAUX的供電電壓應(yīng)大於1.5V。(2)ClearConfigurationMemory(清配置記憶體)清配置記憶體的觸發(fā)條件是將PROG_B引腳端置低,並保持低電平大於300ns。FPGA的所有與配置無關(guān)的引腳端將保持3態(tài),INIT-B和DONE引腳端為低電平。

(3)初始化將INIT-B引腳端置為高電平,採(cǎi)樣模式控制引腳端(SampleModePins),並讀入M2、M1和M0。如果在初始化過程中保持INIT-B為低電平,可以延遲配置數(shù)據(jù)的下載過程。MasterSerial/MasterSelectMAPCCLKBegins(MasterSerial/MasterSelectMAP模式CCLK啟動(dòng))。(4)LoadConfigurationDataFrames(下載配置數(shù)據(jù))在配置數(shù)據(jù)的下載過程中,將對(duì)配置數(shù)據(jù)進(jìn)行CRC校驗(yàn)(CRCCorrect)。如果CRC出現(xiàn)錯(cuò)誤,INIT-B引腳端將被重新置為低電平,並終止器件的啟動(dòng)過程。

(5)器件啟動(dòng)(Start-Up)

Virtex-Ⅱ系列器件的器件啟動(dòng)順序可以在軟體中改動(dòng),其默認(rèn)的啟動(dòng)順序是:①釋放DONE引腳端;②將GTS置低,啟動(dòng)所有1/O引腳端;③將GWE置位,釋放所有的RAM和邏輯單元;④將EOS置位。

圖6.1.1Virtex-Ⅱ系列器件的下載配置流程Virtex-Ⅱ系列器件下載配置模式設(shè)置Virtex-Ⅱ系列器件支持“MasterSerialProgrammingMode”、“MasterSelectMAPProgrammingMode”“SlaveSerialProgrammingMode”“SlaveSelectMAPProgrammingMode”“JTAG/BoundaryScanProgrammingMode”。設(shè)置Virtex-Ⅱ系列器件的M2、M1、M0引腳端狀態(tài),可以確定下載配置模式,如表6.1.1所示。

表6.1.2Virtex-Ⅱ系列器件與下載配置電路有關(guān)的引腳端3.Virtex-Ⅱ系列器件的下載配置電路設(shè)計(jì)(1)Virtex-Ⅱ下載配置端在Virtex-Ⅱ系列器件中與下載配置電路有關(guān)的引腳端如表6.1.2所示。應(yīng)注意的是:Virtex-Ⅱ系列器件中與下載配置有關(guān)的引腳端,有一部分是專用引腳端,另一部分是可以作為用戶1/O的複用引腳端??紤]到設(shè)計(jì)的穩(wěn)定性,建議不使用這部分複用引腳端。

(2)Virtex-Ⅱ加電要求為保證Virtex-Ⅱ系列器件的正常加電,Xilinx公司在Virtex-Ⅱ數(shù)據(jù)手冊(cè)中規(guī)定:①VCCINT、VCCAUX和Vcco的加電過程既不應(yīng)快於1ms,也不應(yīng)慢於50ms。②Virtex-Ⅱ加電過程中的最小電流要求不同型號(hào)是不同的,設(shè)計(jì)時(shí)需要根據(jù)具體的型號(hào)設(shè)計(jì)下載配置電路。③VCCINT、VCCAUX和Vcco的加電順序沒有具體要求。一般,在保證VCCINT和Vcco的電氣參數(shù)情況下,採(cǎi)用先VCCINT後Vcco的加電順序,將提高FPGA系統(tǒng)的使用穩(wěn)定性。

(3)Virtex-Ⅱ下載配置電路設(shè)計(jì)設(shè)計(jì)過程中,首先應(yīng)該熟悉下載配置引腳端和Virtex-Ⅱ加電要求,然後依據(jù)選定的下載配置模式進(jìn)行下載配置電路設(shè)計(jì)。Xilinx公司針對(duì)不同類型的FPGA器件提供了相應(yīng)的下載配置電路,XIlinx公司提供的Virtex-Ⅱ系列器件下載配置電路如圖6.1.2~圖6.1.9所示。

圖6.1.2為使用SystemACE?(SystemAdvancedConfigurationEnvironment)配置Virtex-Ⅱ的下載配置電路,電路利用ACEController(ACE微控制器)和ACECompactFlash完成Virtex-Ⅱ的下載配置。圖6.1.3為使用CPLD和PROM配置Virtex-Ⅱ的下載配置電路圖6.1.4為使用EPROM配置Virtex-Ⅱ的下載配置電路。圖6.1.5為MasterSerialMode配置電路。圖6.1.6為Master/SlaveSerialMode配置電路。圖6.1.7為MasterSelectMAPProgrammingMode配置電路。圖6.1.8為SlaveSelectMAPMode配置電路。圖6.1.9為JTAGMode配置電路。

圖6.1.2使用SystemACE?配置Virtex-Ⅱ的下載配置電路

圖6.1.3使用CPLD和PROM配置Virtex

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論