數(shù)字電路試題及資料

《 數(shù) 字 電 路 》 試 卷 及 答 案一、【單項(xiàng)選擇題】(本大題共20小題，每題2分，共40分)在每題列出的四個(gè)選項(xiàng)中只有一個(gè)選項(xiàng)是切合題目要求的，請將正確選項(xiàng)前的字母填在答題卷相應(yīng)題號(hào)處。1、關(guān)于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號(hào)應(yīng)為（A）。[A]RS=X0[B]RS=0X[C]RS=X1[D]RS=1X2、以下各電路中，（B）能夠產(chǎn)生脈沖準(zhǔn)時(shí)。[A]多諧振蕩器[B]單穩(wěn)態(tài)觸發(fā)器[C]施密特觸發(fā)器[D]石英晶體多諧振蕩器3、以下邏輯電路中為時(shí)序邏輯電路的是（C）。[A]變量譯碼器[B]加法器[C]數(shù)碼存放器[D]數(shù)據(jù)選擇器4、同步時(shí)序電路和異步時(shí)序電路比較，其差別在于后者（B）。[A]沒有觸發(fā)器[B]沒有一致的時(shí)鐘脈沖控制[C]沒有穩(wěn)固狀態(tài)[D]輸出只與內(nèi)部狀態(tài)相關(guān)5、當(dāng)用專用輸出構(gòu)造的PAL設(shè)計(jì)時(shí)序邏輯電路時(shí)，一定還要具備有（A）。[A]觸發(fā)器[B]晶體管[C]MOS管[D]電容6、能將輸出端直接相接達(dá)成線與的電路有（C）。[A]TTL與門[B]或門[C]三態(tài)門[D]三極管非門7、TTL與非門的剩余腳懸空等效于（A）。[A]1[B]0[C]Vcc[D]Vee8、以下哪一條不是除去竟?fàn)幟半U(xiǎn)的舉措（B）。[A]接入濾波電路[B]利用觸發(fā)器[C]加當(dāng)選通脈沖[D]改正邏輯設(shè)計(jì)9、主從觸發(fā)器的觸發(fā)方式是（D）。[A]CP=1[B]CP上漲沿[C]CP降落沿[D]分兩次辦理10、組合型PLA是由（A）組成。[A]與門陣列和或門陣列[B]一個(gè)計(jì)數(shù)器[C]一個(gè)或陣列[D]一個(gè)存放器11、以下四個(gè)數(shù)中，最大的數(shù)是（B）。[A](AF)16[B8421BCD[C]2[D](198)1012、觸發(fā)器有兩個(gè)穩(wěn)態(tài)，儲(chǔ)存8位二進(jìn)制信息要（B）個(gè)觸發(fā)器。[A]2[B]8[C]16[D]3213、以下門電路屬于雙極型的是（A）。[A]OC門[B]PMOS[C]NMOS[D]CMOS14、用異步I/O輸出構(gòu)造的PAL設(shè)計(jì)邏輯電路，它們相當(dāng)于（A）。[A]組合邏輯電路[B]時(shí)序邏輯電路[C]儲(chǔ)存器[D]數(shù)模變換器15、要組成容量為4K×8的RAM，需要（D）片容量為256×4的RAM。[A]2[B]4[C]8[D]3216、74LS160十進(jìn)制計(jì)數(shù)器它含有的觸發(fā)器的個(gè)數(shù)是（C）。[A]1[B]2[C]4[D]617、ROM電路由地點(diǎn)譯碼器和儲(chǔ)存體組成，若譯碼器有十個(gè)地點(diǎn)輸入線，則最多可（ C ）個(gè)字。[A]10[B]102[C]210[D]10418、n級(jí)觸發(fā)器組成的環(huán)形計(jì)數(shù)器，其有效循環(huán)的狀態(tài)數(shù)為（A）。[A]n個(gè)[B]2n個(gè)[C]2n-1個(gè)[D]2n個(gè)19、Moore和Mealy型時(shí)序電路的實(shí)質(zhì)差別是（A）。沒有輸入變量當(dāng)時(shí)的輸出只和當(dāng)時(shí)電路的狀態(tài)相關(guān)，和當(dāng)時(shí)的輸入沒關(guān)沒有輸出變量當(dāng)時(shí)的輸出只和當(dāng)時(shí)的輸入相關(guān)，和當(dāng)時(shí)的電路狀態(tài)沒關(guān)器20、同樣計(jì)數(shù)模的異步計(jì)數(shù)器和同步計(jì)數(shù)器對比，一般狀況下（A）。[A]驅(qū)動(dòng)方程簡單[B]使用觸發(fā)器的個(gè)數(shù)少[C]工作速度快[D]以上說法都不對二、【填空題】（本大題共10小題，每題2分，共20分；請將答案填寫在答題卷相應(yīng)題號(hào)處）21、（）2=（）16，（6840）10=（）8421BCD22、對160個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則起碼需要（8）位二進(jìn)制數(shù)。23、邏輯函數(shù)F=ABBC的最小項(xiàng)之和表達(dá)式為（FABCABCABCABCm(0,1,3,7)）。24、三態(tài)門除了輸出高電平易低電平以外，還有第三種輸出狀態(tài)，即（高阻）狀態(tài)。25、邏輯門電路能夠驅(qū)動(dòng)同類負(fù)載門的個(gè)數(shù)稱為（扇出系數(shù)）。26、能夠用（紫外線）擦除EPROM中所存的信息。27、單穩(wěn)態(tài)觸發(fā)器可應(yīng)用于（分頻）、延時(shí)、（準(zhǔn)時(shí)）。28、邏輯代數(shù)又稱布爾代數(shù)?；镜倪壿嬯P(guān)系有（與）、（或）、（非）三種。29、時(shí)序邏輯電路依據(jù)其觸發(fā)器能否有一致的時(shí)鐘控制分為（同步）時(shí)序電路和（異步）時(shí)序電路。30、儲(chǔ)存器的（儲(chǔ)存容量）和（儲(chǔ)存時(shí)間）是反應(yīng)系統(tǒng)性能的兩個(gè)重要指標(biāo)。三、【簡答題】（本大題共4小題，每題5分，共20分；請將答案填寫在答題卷相應(yīng)題號(hào)處）31、利用公式和定理證明等式。證明：因此建立32、邏輯代數(shù)與一般代數(shù)有何異同？1.觀點(diǎn)不一樣邏輯代數(shù)是按必定邏輯規(guī)律進(jìn)行運(yùn)算的代數(shù)， 邏輯變量只有 0和1兩個(gè)值，代表兩種對峙的邏輯狀態(tài)。一般代數(shù)研究的是算數(shù)運(yùn)算，變量的數(shù)值代表數(shù)目的大小。2.運(yùn)算法例不一樣邏輯代數(shù)基本運(yùn)算為與、或、非，一般代數(shù)基本運(yùn)算則為加、減、乘、除。33、在數(shù)字系統(tǒng)中為何要采納二進(jìn)制？1.可行性采納二進(jìn)制，只有0和1兩個(gè)狀態(tài)，需要表示0、1兩種狀態(tài)的電子器件好多，如開關(guān)的接通和斷開，晶體管的導(dǎo)通和截止、磁元件的正負(fù)剩磁、電位電平的高與低等都可表示0、1兩個(gè)數(shù)碼。使用二進(jìn)制，電子器件擁有實(shí)現(xiàn)的可行性。2.簡略性二進(jìn)制數(shù)的運(yùn)算法例少， 運(yùn)算簡單，使計(jì)算機(jī)運(yùn)算器的硬件構(gòu)造大大簡化 （十進(jìn)制的乘法九九口訣表 55條公式，而二進(jìn)制乘法只有 4條規(guī)則）。3.邏輯性因?yàn)槎M(jìn)制0和1正好和邏輯代數(shù)的假（false）和真（true）相對應(yīng)，有邏輯代數(shù)的理論基礎(chǔ)，用二進(jìn)制表示二值邏輯很自然。34、利用公式法化簡函數(shù) F AC ABC ACD CD四、【應(yīng)用題】（本大題共 2小題，每題 10分，共20分；請將答案填寫在 答題卷相應(yīng)題號(hào)處）35、以以下圖所示保持堵塞 D觸發(fā)器，