工作原理知識分享

DRAM基本工作原理DaiJackDRAM的結(jié)構(gòu)MOSDRAM的標準架構(gòu)如下圖所示，每個記憶單元可儲存一個位的數(shù)位資料“0”或“1”，記憶單元藉由行(row)與列(column)方式的排列形成二次元陣列，假設(shè)由n行和m列的記憶單元所排列成的二次元陣列時可以構(gòu)成n×m=N位元記憶體.

當資料寫入或由記憶單元中讀取時，是將記憶單元的地址輸入行和列地址緩衝器，並利用行解碼器)選擇n條字元線中特定的一條，每一條字元線會與m條位線和m位的記憶單連接，位元線與記憶單元之間具有一個感應(yīng)放大器放大儲存在記憶單元中的訊號，因此m條位線具有m個感應(yīng)放大器.

當選擇字元線之後，列解碼器會選擇m條位線其中的一條，被選擇的位線之感應(yīng)放大器透過資料輸出入線(I/O線)與輸出入線路連接，然後根據(jù)控制線路的指令進行資料讀取或?qū)懭?其中，輸出入線路是由輸出預(yù)放大器、輸出主放大器和資料登錄緩衝器等線路所構(gòu)成.記憶單元的基本結(jié)構(gòu)

自4KDRAM之後，DRAM記憶單元的結(jié)構(gòu)便是由一個電晶體和一個電容所構(gòu)成.

構(gòu)成一位元的記憶單元必須具有下列部份：˙儲存資料的電容

˙啓動記憶單元的字元線

˙由記憶單元讀寫資料的位元線這種記憶單元的主要特徵爲：

˙因爲元件和線路的數(shù)目少，所以記憶單元所占的面積很小，可以容易地達到高集積度.

˙由於記憶單元本身沒有放大功能，爲了偵測位在線的微小訊號，因此必須額外具有感應(yīng)放大器.

˙讀取時，儲存在電容中的電荷會消失，因此讀取之後必須進行再寫入的動作.

˙儲存在電容中的電荷會因爲漏電流而逐漸消失，因此必須周期性地進行再寫入(refresh)的動作.

典型1MBDRAM所用的twinwellCMOS，三層多晶矽(polysilicon)和一層鋁導線制程所形成1電晶體+1電容的記憶單元結(jié)構(gòu)如下圖所示

記憶單元中，是由第一層多晶矽(polyI)構(gòu)成電容的cellplate、第二層多晶矽(polyⅡ)構(gòu)成字元在線n通道MOS的轉(zhuǎn)移閘極，儲存的資料是以電荷的形式儲存在電容中，資料的讀寫則是藉由第三層多晶矽(polyⅢ)所形成的位元線來控制.

爲了降低polyⅢ所形成的位線電阻，有時位線的材料會使用高熔點金屬的矽化物和多晶矽所形成的二層結(jié)構(gòu).字元線是由polyⅡ和重疊的鋁導線所構(gòu)成，並控制polyⅡ和鋁導線之間的間隔使其導通，字元線的電阻越小，則訊號傳輸?shù)乃俣仍娇?施加在cellplate上的電壓爲1/2電源電壓(Vcc/2).

記憶單元的基本動作

記憶單元的基本動作可分爲儲存資料、寫入資料及讀取資料三種:儲存資料

資料儲存的情形如圖所示，當水門關(guān)閉時(字元線Vth=0V)，水池中的水無法流出水池，外面的水也無法流入，儲存在水池中的水位維持不變，因此能達到儲存資料的功能，水池中水位的高低可以用來表示二進位的“0”或“1”。

由於電子帶負電因此處於正電位元的電子電位較低，所以電位爲0V時相當於水池滿水位的高水位狀態(tài)，可用來代表二進位的“0”(“L”)。當電位爲5V時，相當於水池中沒有水的低水位狀態(tài)，可用來代表二進位的“1”(“H”)。當三極管關(guān)閉，水道(位線)的水位對於水池沒有影響，電容電位可以維持不會受到改變，因此可以用來儲存資料。

資料寫入記憶單元的動作

資料寫入記憶單元的動作如圖所示，可分爲寫入"0"的情形和寫入"1"的情形兩種，圖

(a)爲寫入"0"的情形，圖

(b)則爲寫入"1"的情形。

將"0"寫入記憶單元中的順序如下：

t1：根據(jù)之前的資料，水池可能爲滿或空的狀態(tài)。

t2：將水道水位上升到全滿，相當於低電位狀態(tài)(Vcc電位爲0V)。

t3：然後利用字元線控制(字元線6V)將水門打開，由於水道水位全滿爲高水位狀態(tài)，因此水道中的水會流入水池將水池填滿，使水池成爲高水位(低電位狀態(tài)"0")。

實際的操作順序也可先打開水門之後，再提升水道中水位進行寫入的動作。

將"1"寫入記憶單元中的順序如下：

t1：根據(jù)之前的資料，水池可能爲滿或空的狀態(tài)。

t2：將水道的水位下降到空的狀態(tài)，相當於高電位狀態(tài)(電位Vcc=5V)。

t3：然後利用字元線控制(字元線6V)將水門打開，由於水道水位全空爲低水位狀態(tài)，因此水池中的水會流到水道，使水池全空成爲低水位(高電位狀態(tài)"1")。

寫入"1"的順序最好遵照上述t2和t3的順序，如果寫入"1"，Vcc=5V的電位時，水門必須全開到與水道的水位相等，因此字元線的"H"電位必須高於Vcc+VTH(VTH爲電晶體的臨界電壓)，這種情形稱爲字元線升壓。

記憶單元的讀取動作由記憶單元中讀取資料的動作如圖，圖中是1MDRAM以後所使用的位線(1/2)Vcc預(yù)充電技術(shù)，圖

(a)爲讀取“0”的動作，圖

(b)爲讀取“1”的動作.

讀取動作較寫入步驟複雜，由於水道(位元線)的電容量CB(CB=250~300F)大於水池(電容)的容量(Cs=30~40F)，且水道中的水量比水池的水多，因此打開水門讀取資料時，很容易發(fā)生水由水道倒灌水池的現(xiàn)象.

讀取“0”時的順序如下：

t1：水池水位全滿(電位0V)，水道的水位先預(yù)設(shè)在2.5V.

t2：打開水門(字元線6V)，水池的水流到水道，由於水池中的水量很小，因此只能造成水道的水位微幅上升；當水門打開之後，水道中的電位會變成2.3V左右.水位的變化爲：

△0=(5V/2)/(1+Cb/Cs)因此，當感應(yīng)放大器偵測到水道的水位産生Δ0的變化時，便可以辨別出水池中的資料爲"0"讀取“1”時的順序如下：

t1：水池水位全空(電位5V)，水道的水位先預(yù)設(shè)在2.5V。

t2：打開水門(字元線6V)，水道的水流到水池，使得水道的水位下降，水道電位變成2.7V左右。

水位的變化爲：

△1=(5V/2)/(1+Cb/Cs)因此，當感應(yīng)放大器偵測到水道的水位産生Δ1的變化時，便可以辨別出水池中的資料爲"1"。

DRAM的歷史回顧FPMDRAMFastPageModeDRAM快速翻頁動態(tài)記憶體在Intel286、386時代,一般為30pin或72pinFPMDRAM內(nèi)存一般有2至3枚雙排針腳的記憶體顆粒,

容量只有1M或2M.

若cpu所需的地址在同一行內(nèi),在送出行地址後,就可以連續(xù)送出列地址,爾不必再輸出行地址.一般情況下,

程序或數(shù)據(jù)在內(nèi)存中排列的地址是連續(xù)的,那麼輸出行地址後,連續(xù)輸出列地址,就可以得到所需數(shù)據(jù).這和前面所說的DRAM存取方式相比要先進一些(必須送出行地址,列地址才可以讀寫數(shù)據(jù))

EDODRAMIntel的486時代,EDO採用新的定址方式的快頁記憶體開始流行，EDO記憶體使用5V的工作電壓,記憶體帶寬32bit，由於當時的CPU基本都是64bit了,所以需要一組二根記憶體同時使用,共同組成一個Bank

組.一般為72PIN(SIMM),也有168PIN(DIMM)EDODRAM(ExtendedDataOutDRAM)擴展數(shù)據(jù)輸出動態(tài)記憶體(也叫HyperPageModeDRAM)EDO的讀取方式取消了擴展數(shù)據(jù)輸出內(nèi)存與傳輸內(nèi)存兩個存儲週期之間的時間間隔,在把數(shù)據(jù)發(fā)送給

CPU的同時去訪問下一個頁面,從而提高了工作效率

(約比傳統(tǒng)的DRAM快1530%)SDRAM

Pentium時代

,Sdram採用64位元的資料帶寬,所以,只需一根就可以配合64位元記憶體匯流排使用,而不再需要二根一組了

.

SDRAM(SynchronousDRAM)同步動態(tài)記憶體

SDRAM工作在CPU外部總線的頻率上,與CPU的時鐘同步.由於SDRAM可以與CPU外頻同步工作,

所以無等待週期,減少數(shù)據(jù)傳輸延遲.

FPMDRAM每隔3個時鐘週期開始傳輸,EDODRAM

每隔2個時鐘週期開始傳輸.DDRDDR(DoubleDataRateSDRAM)雙數(shù)據(jù)輸出同步動態(tài)記憶體.

DDR記憶體是由一個獲得了AMD支援的業(yè)界晶片聯(lián)盟共同開發(fā)的,這種記憶體技術(shù)比SDRAM的資料傳輸率提高兩倍,成本卻只需要增加一點點.DDR在時鐘信號上升緣與下降緣時各傳輸一次資料,這使得DD