本科課件-DSP技術(shù)與應(yīng)用

2025年2月24日DSP技術(shù)及應(yīng)用1第1章DSP緒論1.0數(shù)字信號處理概述1.1DSP芯片概述1.2DSP的典型應(yīng)用1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢1.4DSP系統(tǒng)開發(fā)1.5運算基礎(chǔ)2025年2月24日DSP技術(shù)及應(yīng)用2第1章DSP緒論1.0數(shù)字信號處理概述

數(shù)字信號處理是利用計算機或?qū)Ｓ锰幚碓O(shè)備，以數(shù)字的形式對信號進(jìn)行分析、采集、合成、變換、濾波、估算、壓縮、識別等加工處理，以便提取有用的信息并進(jìn)行有效的傳輸與應(yīng)用。

數(shù)字信號處理是以眾多學(xué)科為理論基礎(chǔ),它所涉及的范圍極其廣泛。如數(shù)學(xué)領(lǐng)域中的微積分、概率統(tǒng)計、隨機過程、數(shù)字分析等都是數(shù)字信號處理的基礎(chǔ)工具。它與網(wǎng)絡(luò)理論、信號與系統(tǒng)、控制理論、通信理論、故障診斷等密切相關(guān)。2025年2月24日DSP技術(shù)及應(yīng)用3第1章DSP緒論DSP可以代表數(shù)字信號處理技術(shù)（DigitalSignalProcessing），也可以代表數(shù)字信號處理器（Digital

Signal

Processor）。前者是理論和計算方法上的技術(shù)，后者是指實現(xiàn)這些技術(shù)的通用或?qū)Ｓ每删幊涛⑻幚砥餍酒?/p>

數(shù)字信號處理包括兩個方面的內(nèi)容:1．算法的研究2．?dāng)?shù)字信號處理的實現(xiàn)2025年2月24日DSP技術(shù)及應(yīng)用4第1章DSP緒論1．算法的研究

算法的研究是指如何以最小的運算量和存儲器的使用量來完成指定的任務(wù)，如20世紀(jì)60年代出現(xiàn)的快速傅里葉變換（FFT），使數(shù)字信號處理技術(shù)發(fā)生了革命性的變化。

近幾年來，數(shù)字信號處理的理論和方法得到了迅速發(fā)展，諸如：語音與圖像的壓縮編碼、識別與鑒別，信號的調(diào)制與解調(diào)、加密和解密，信道的辨識與均衡，智能天線，頻譜分析等各種快速算法都成為研究的熱點、并取得了長足的進(jìn)步，為各種實時處理的應(yīng)用提供了算法基礎(chǔ)。

2025年2月24日DSP技術(shù)及應(yīng)用5第1章DSP緒論

①在通用計算機（PC機）上用軟件（如Fortran、C語言）實現(xiàn)，但速度慢，不適合實時數(shù)字信號處理，只用于算法的模擬；

②在通用計算機系統(tǒng)中加入專用的加速處理機實現(xiàn)，用以增強運算能力和提高運算速度。不適合于嵌入式應(yīng)用，專用性強，應(yīng)用受到限制；

③用單片機實現(xiàn)，用于不太復(fù)雜的數(shù)字信號處理。不適合于以乘法-累加運算為主的密集型DSP算法；

④用通用的可編程DSP芯片實現(xiàn)，具有可編程性和強大的處理能力，可完成復(fù)雜的數(shù)字信號處理的算法，在實時DSP領(lǐng)域中處于主導(dǎo)地位；

⑤用專用的DSP芯片實現(xiàn)，可用在要求信號處理速度極快的特殊場合，如專用于FFT、數(shù)字濾波、卷積、相關(guān)算法的DSP芯片，相應(yīng)的信號處理算法由內(nèi)部硬件電路實現(xiàn)。用戶無需編程，但專用性強，應(yīng)用受到限制；

2．?dāng)?shù)字信號處理的實現(xiàn)數(shù)字信號處理的實現(xiàn)是用硬件、軟件或軟硬結(jié)合的方法來實現(xiàn)各種算法。它和單片機的主要區(qū)別在于數(shù)值處理和高速運算方面。2025年2月24日DSP技術(shù)及應(yīng)用6第1章DSP緒論1.1DSP芯片概述數(shù)字信號處理器（DSP）是一種特別適合于進(jìn)行數(shù)字信號處理運算的微處理器，主要用于實時快速實現(xiàn)各種數(shù)字信號處理的算法。在20世紀(jì)80年代以前，由于受實現(xiàn)方法的限制,數(shù)字信號處理的理論還不能得到廣泛的應(yīng)用。直到20年及80年代初，世界上第一塊單片可編程DSP芯片的誕生，才使理論研究成果廣泛應(yīng)用到實際的系統(tǒng)中，并且推動了新的理論和應(yīng)用領(lǐng)域的發(fā)展。2025年2月24日DSP技術(shù)及應(yīng)用7第1章DSP緒論1.1.1DSP芯片的發(fā)展概況

DSP芯片誕生于20世紀(jì)70年代末，至今已經(jīng)得到了突飛猛進(jìn)的發(fā)展，并經(jīng)歷了以下三個階段。第一階段，DSP的雛形階段（1980年前后）。

1978年AMI公司生產(chǎn)出第一片DSP芯片S2811。1979年美國Intel公司發(fā)布了商用可編程DSP器件Intel2920,由于內(nèi)部沒有單周期的硬件乘法器，使芯片的運算速度、數(shù)據(jù)處理能力和運算精度受到了很大的限制。運算速度大約為單指令周期200~250ns，應(yīng)用領(lǐng)域僅局限于軍事或航空航天部門。這個時期的代表性器件主要有：Intel2920（Intel）、

PD7720（NEC）、TMS32010（TI）、DSP16（AT&T）、S2811（AMI）、ADSp—21（AD）等。2025年2月24日DSP技術(shù)及應(yīng)用8第1章DSP緒論1.1.1DSP芯片的發(fā)展概況第二階段，DSP的成熟階段（1990年前后）。這個時期的DSP器件在硬件結(jié)構(gòu)上更適合數(shù)字信號處理的要求，能進(jìn)行硬件乘法、硬件FFT變換和單指令濾波處理，其單指令周期為80~100ns。

20世紀(jì)80年代后期，以TI公司的TMS320C30為代表的第三代DSP芯片問世，伴隨著運算速度的進(jìn)一步提高，其應(yīng)用范圍逐步擴大到通信、計算機領(lǐng)域。

這個時期的器件主要有:TI公司的TMS320C20、30、40、50系列，Motorola公司的DSP5600、9600系列，AT&T公司的DSP32等。

2025年2月24日DSP技術(shù)及應(yīng)用9第1章DSP緒論1.1.1DSP芯片的發(fā)展概況

第三階段，DSP的完善階段（2000年以后）。這一時期各DSP制造商不僅使信號處理能力更加完善,而且使系統(tǒng)開發(fā)更加方便、功耗進(jìn)一步降低、成本不斷下降。尤其是各種通用外設(shè)集成到片上,大大地提高了數(shù)字信號處理能力。這一時期的DSP運算速度可達(dá)到單指令周期10ns左右，可在Windows環(huán)境下直接用C語言編程,使用方便靈活，使DSP芯片不僅在通信、計算機領(lǐng)域得到了廣泛的應(yīng)用，而且逐漸滲透到人們?nèi)粘ＯM領(lǐng)域。目前,DSP芯片的發(fā)展非常迅速。硬件方面主要是向多處理器的并行處理結(jié)構(gòu)、便于外部數(shù)據(jù)交換的串行總線傳輸、大容量片上RAM和ROM、程序加密、增加I/O驅(qū)動能力、外圍電路內(nèi)裝化、低功耗等方面發(fā)展。軟件方面主要是綜合開發(fā)平臺的完善，使DSP的應(yīng)用開發(fā)更加靈活方便。2025年2月24日DSP技術(shù)及應(yīng)用10第1章DSP緒論1.1.2DSP芯片的特點

數(shù)字信號處理不同于普通的科學(xué)計算與分析，它強調(diào)運算的實時性。除了具備普通微處理器所強調(diào)的高速運算和控制能力外,針對實時數(shù)字信號處理的特點,在處理器的結(jié)構(gòu)、指令系統(tǒng)、指令流程上作了很大的改進(jìn),其主要特點如下：1．采用哈佛結(jié)構(gòu)

DSP芯片普遍采用數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或改進(jìn)的哈佛結(jié)構(gòu),比傳統(tǒng)處理器的馮·諾伊曼結(jié)構(gòu)有更快的指令執(zhí)行速度。

2025年2月24日DSP技術(shù)及應(yīng)用11第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

(1)馮·諾伊曼（VonNeuman）結(jié)構(gòu)

該結(jié)構(gòu)采用單存儲空間，即程序指令和數(shù)據(jù)共用一個存儲空間，使用單一的地址和數(shù)據(jù)總線，取指令和取操作數(shù)都是通過一條總線分時進(jìn)行。

當(dāng)進(jìn)行高速運算時，不但不能同時進(jìn)行取指令和取操作數(shù)，而且還會造成數(shù)據(jù)傳輸通道的瓶頸現(xiàn)象，其工作速度較慢。

2025年2月24日DSP技術(shù)及應(yīng)用12第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

(1)馮·諾伊曼（VonNeuman）結(jié)構(gòu)

圖1.2.1馮·諾伊曼結(jié)構(gòu)CPUI/O口ROM串行接口RAM并行接口外部存儲器接口地址總線AB數(shù)據(jù)總線DB2025年2月24日DSP技術(shù)及應(yīng)用13第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（2）哈佛（Harvard）結(jié)構(gòu)

該結(jié)構(gòu)采用雙存儲空間，程序存儲器和數(shù)據(jù)存儲器分開，有各自獨立的程序總線和數(shù)據(jù)總線，可獨立編址和獨立訪問，可對程序和數(shù)據(jù)進(jìn)行獨立傳輸，使取指令操作、指令執(zhí)行操作、數(shù)據(jù)吞吐并行完成，大大地提高了數(shù)據(jù)處理能力和指令的執(zhí)行速度，非常適合于實時的數(shù)字信號處理。微處理器的哈佛結(jié)構(gòu)如圖1.2.2所示。

2025年2月24日DSP技術(shù)及應(yīng)用14第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（2）哈佛（Harvard）結(jié)構(gòu)外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線CPUI/O口ROM串行接口RAM并行接口外部存儲器接口圖1.2.2哈佛結(jié)構(gòu)外部管理數(shù)據(jù)總線外部管理地址總線數(shù)據(jù)總線數(shù)據(jù)地址總線程序數(shù)據(jù)總線程序地址總線2025年2月24日DSP技術(shù)及應(yīng)用15第1章DSP緒論

1．采用哈佛結(jié)構(gòu)

（3）改進(jìn)型的哈佛結(jié)構(gòu)

改進(jìn)型的哈佛結(jié)構(gòu)是采用雙存儲空間和數(shù)條總線，即一條程序總線和多條數(shù)據(jù)總線。其特點如下：

①允許在程序空間和數(shù)據(jù)空間之間相互傳送數(shù)據(jù),使這些數(shù)據(jù)可以由算術(shù)運算指令直接調(diào)用,增強芯片的靈活性；

②提供了存儲指令的高速緩沖器（cache）和相應(yīng)的指令,當(dāng)重復(fù)執(zhí)行這些指令時,只需讀入一次就可連續(xù)使用，不需要再次從程序存儲器中讀出,從而減少了指令執(zhí)行作需要的時間。如：TMS320C6200系列的DSP,整個片內(nèi)程序存儲器都可以配制成高速緩沖結(jié)構(gòu)。2025年2月24日DSP技術(shù)及應(yīng)用16第1章DSP緒論1.1.2DSP芯片的特點

2．采用多總線結(jié)構(gòu)

DSP芯片都采用多總線結(jié)構(gòu)，可同時進(jìn)行取指令和多個數(shù)據(jù)存取操作，并由輔助寄存器自動增減地址進(jìn)行尋址，使CPU在一個機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進(jìn)行訪問，大大地提高了DSP的運行速度。如：TMS320C54x系列內(nèi)部有P、C、D、E等4組總線，每組總線中都有地址總線和數(shù)據(jù)總線，這樣在一個機器周期內(nèi)可以完成如下操作：

①從程序存儲器中取一條指令；

②從數(shù)據(jù)存儲器中讀兩個操作數(shù)；

③向數(shù)據(jù)存儲器寫一個操作數(shù)。

2025年2月24日DSP技術(shù)及應(yīng)用17第1章DSP緒論1.1.2DSP芯片的特點

3．采用流水線技術(shù)每條指令可通過片內(nèi)多功能單元完成取指、譯碼、取操作數(shù)和執(zhí)行等多個步驟，實現(xiàn)多條指令的并行執(zhí)行，從而在不提高系統(tǒng)時鐘頻率的條件下減少每條指令的執(zhí)行時間。其過程如圖1.2.3所示。利用這種流水線結(jié)構(gòu)，加上執(zhí)行重復(fù)操作，就能保證在單指令周期內(nèi)完成數(shù)字信號處理中用得最多的乘法-累加運算。如：2025年2月24日DSP技術(shù)及應(yīng)用18第1章DSP緒論1.1.2DSP芯片的特點

4.配有專用的硬件乘法-累加器可在一個周期內(nèi)完成一次乘法和一次累加操作，從而可實現(xiàn)數(shù)據(jù)的乘法-累加操作。如矩陣運算、FIR和IIR濾波、FFT變換等專用信號的處理。

5.具有特殊的DSP指令如：TMS320C54x中的FIRS和LMS指令，專門用于完成系數(shù)對稱的FIR濾波器和LMS算法。2025年2月24日DSP技術(shù)及應(yīng)用19第1章DSP緒論1.1.2DSP芯片的特點

6．快速的指令周期

由于采用哈佛結(jié)構(gòu)、流水線操作、專用的硬件乘法器、特殊的指令以及集成電路的優(yōu)化設(shè)計，使指令周期可在20ns以下。7．硬件配置強

新一代的DSP芯片具有較強的接口功能，除了具有串行口、定時器、主機接口（HPI）、DMA控制器、軟件可編程等待狀態(tài)發(fā)生器等片內(nèi)外設(shè)外，還配有中斷處理器、PLL、片內(nèi)存儲器、測試接口等單元電路，可以方便地構(gòu)成一個嵌入式自封閉控制的處理系統(tǒng)。

2025年2月24日DSP技術(shù)及應(yīng)用20第1章DSP緒論1.1.2DSP芯片的特點

8．支持多處理器結(jié)構(gòu)

為了滿足多處理器系統(tǒng)的設(shè)計，許多DSP芯片都采用支持多處理器的結(jié)構(gòu)。如：TMS320C40提供了6個用于處理器間高速通信的32位專用通信接口，使處理器之間可直接對通，應(yīng)用靈活、使用方便；9．省電管理和低功耗

DSP功耗一般為0.5~4W，若采用低功耗技術(shù)可使功耗降到0.25W，可用電池供電，適用于便攜式數(shù)字終端設(shè)備。

2025年2月24日DSP技術(shù)及應(yīng)用21第1章DSP緒論1.1.4DSP芯片產(chǎn)品簡介目前，在生產(chǎn)通用DSP的廠家中最有影響的公司有：AD公司AT&T公司（現(xiàn)在的Lucent公司）Motorola公司TI公司（美國德州儀器公司）NEC公司。2025年2月24日DSP技術(shù)及應(yīng)用22第1章DSP緒論TI公司該公司自1982年推出第一款定點DSP芯片以來，相繼推出定點、浮點和多處理器三類運算特性不同的DSP芯片，共計已發(fā)展了七代產(chǎn)品。其中，定點運算單處理器的DSP有七個系列，浮點運算單處理器的DSP有三個系列，多處理器的DSP有一個系列。主要按照DSP的處理速度、運算精度和并行處理能力分類，每一類產(chǎn)品的結(jié)構(gòu)相同，只是片內(nèi)存儲器和片內(nèi)外設(shè)配置不同。

2025年2月24日DSP技術(shù)及應(yīng)用23目前，TI公司的通用產(chǎn)品主要為四大系列：TMS320C2000系列：面向數(shù)字控制和運動控制，控制最佳。TMS320C5000系列：面向低功耗的手持通訊設(shè)備、無線終端等（個人），節(jié)能最佳。TMS320C6000系列：面向高性能、多功能、復(fù)雜應(yīng)用領(lǐng)域（寬帶），性能最佳。OMAP系列：TI專門用于多媒體領(lǐng)域的芯片，它是C55＋ARM9，性能卓越，非常適合于手持設(shè)備、Internet終端等多媒體應(yīng)用。實際上，TI曾經(jīng)推出各個系列產(chǎn)品，最后逐步收斂到如上幾個系列，并形成規(guī)模和市場。第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用24TMS320C2000系列比8位或16位微控制器（MCU）速度更快、更靈活、功能更強的、面向控制的微處理器。主要應(yīng)用：電源功率控制、電機控制、制冷系統(tǒng)、可調(diào)激光器、不間斷電源等。包括C24x、C2xLP、C27x、C28x等子系列（使用不同的CPU內(nèi)核）C28x子系列為TI近年新推出的32位定點DSP芯片。主要用于大存儲設(shè)備管理，高性能的控制場合。第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用25C28x子系列（C28x是CPU內(nèi)核的代號）包括TMS320x28xx

TMS320C28xx和TMS320F28xxTMS320x28xxxTMS320x2801x，TMS320x2804x，TMS320x2833x，TMS320x2834x，TMS320x2802x，TMS320x2803x等

第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用26TMS320x28xx（是DSP芯片的集合，使用C28xCPU內(nèi)核）TMS320C28xx TMS320C280xTMS320C281xTMS320F28xxTMS320F280xTMS320F281x

包括TMS320F2810、TMS320F2811、TMS320F2812）注：TMS320F2810TMS320F2811TMS320F2812的主要區(qū)別是片內(nèi)存儲器大小等不同，使用在不同的應(yīng)用場合。本課程主要以目前流行的TMS320F2812為基礎(chǔ)來學(xué)習(xí)DSP的原理技術(shù)和應(yīng)用。

第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用27第1章DSP緒論1.2DSP芯片的應(yīng)用隨著DSP芯片價格的下降，性能價格比的提高，DSP芯片具有巨大的應(yīng)用潛力。主要應(yīng)用：1.信號處理2.通信3.語音4.圖像處理5.軍事6.儀器儀表7.自動控制8.醫(yī)療工程9.家用電器10.計算機如：數(shù)字濾波、自適應(yīng)濾波、快速傅氏變換、Hilbert變換、相關(guān)運算、頻譜分析、卷積、模式匹配、窗函數(shù)、波形產(chǎn)生等；如：調(diào)制解調(diào)器、自適應(yīng)均衡、數(shù)據(jù)加密、數(shù)據(jù)壓縮、回波抵消、多路復(fù)用、傳真、擴頻通信、移動通信、糾錯編譯碼、可視電話、路由器等；如：語音編碼、語音合成、語音識別、語音增強、語音郵件、語音存儲、文本—語音轉(zhuǎn)換等；如：二維和三維圖形處理、圖像壓縮與傳輸、圖像鑒別、圖像增強、圖像轉(zhuǎn)換、模式識別、動畫、電子地圖、機器人視覺等；如：保密通信雷達(dá)處理聲納處理導(dǎo)航導(dǎo)彈制導(dǎo)電子對抗全球定位GPS搜索與跟蹤情報收集與處理等如：頻譜分析、函數(shù)發(fā)生、數(shù)據(jù)采集、鎖相環(huán)、模態(tài)分析、暫態(tài)分析、石油/地質(zhì)勘探、地震預(yù)測與處理等；如：引擎控制聲控發(fā)動機控制自動駕駛機器人控制磁盤/光盤伺服控制神經(jīng)網(wǎng)絡(luò)控制等如：助聽器X-射線掃描心電圖/腦電圖超聲設(shè)備核磁共振診斷工具病人監(jiān)護(hù)等如：高保真音響音樂合成音調(diào)控制玩具與游戲數(shù)字電話/電視高清晰度電視HDTV變頻空調(diào)機頂盒等如：震裂處理器圖形加速器工作站多媒體計算機等2025年2月24日DSP技術(shù)及應(yīng)用28第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢1．DSP芯片的現(xiàn)狀（1）制造工藝

早期DSP采用4

m的NMOS工藝?，F(xiàn)在的DSP芯片普遍采用0.25

m或0.18

m亞微米的CMOS工藝。芯片引腳從原來的40個增加到200個以上，需要設(shè)計的外圍電路越來越少，成本、體積和功耗不斷下降。（2）存儲器容量早期的DSP芯片，其片內(nèi)程序存儲器和數(shù)據(jù)存儲器只有幾百個單元。目前，片內(nèi)程序和數(shù)據(jù)存儲器可達(dá)到幾百K字，而片外程序存儲器和數(shù)據(jù)存儲器可達(dá)到16M

48位和4G

40位以上。2025年2月24日DSP技術(shù)及應(yīng)用29第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢1．DSP芯片的現(xiàn)狀（3）內(nèi)部結(jié)構(gòu)目前，DSP內(nèi)部均采用多總線、多處理單元和多級流水線結(jié)構(gòu)，加上完善的接口功能，使DSP的系統(tǒng)功能、數(shù)據(jù)處理能力和與外部設(shè)備的通信功能都有了很大的提高。（4）運算速度近20年的發(fā)展，使DSP的指令周期從400ns縮短到10ns以下，其相應(yīng)的速度從2.5MIPS提高到2000MIPS以上。如TMS320C6201執(zhí)行一次1024點復(fù)數(shù)FFT運算的時間只有66

S。2025年2月24日DSP技術(shù)及應(yīng)用30第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢1．DSP芯片的現(xiàn)狀（5）高度集成化集濾波、A/D、D/A、ROM、RAM和DSP內(nèi)核于一體的模擬混合式DSP芯片已有較大的發(fā)展和應(yīng)用。（6）運算精度和動態(tài)范圍

DSP的字長從8位已增加到32位，累加器的長度也增加到40位，從而提高了運算精度。同時，采用超長字指令字（VLIW）結(jié)構(gòu)和高性能的浮點運算，擴大了數(shù)據(jù)處理的動態(tài)范圍。2025年2月24日DSP技術(shù)及應(yīng)用31第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢1．DSP芯片的現(xiàn)狀（7）開發(fā)工具具有較完善的軟件和硬件開發(fā)工具，如：軟件仿真器Simulator、C編譯器和集成開發(fā)環(huán)境CCS等，給開發(fā)應(yīng)用帶來很大方便。

CCS是TI公司針對本公司的DSP產(chǎn)品開發(fā)的集成開發(fā)環(huán)境。它集成了代碼的編輯、編譯、鏈接和調(diào)試等諸多功能，而且支持C/C++和匯編的混合編程。2025年2月24日DSP技術(shù)及應(yīng)用32第1章DSP緒論1.2.4DSP芯片的發(fā)展現(xiàn)狀和趨勢2．國內(nèi)DSP的發(fā)展現(xiàn)狀隨著中國數(shù)字消費類產(chǎn)品需求的大幅增長，以及DSP對數(shù)字信號高速運算與同步處理能力的提高，DSP的應(yīng)用領(lǐng)域?qū)⒅饾u從移動電話領(lǐng)域擴展到新型數(shù)字消費類領(lǐng)域。應(yīng)用：用于圖像壓縮與傳輸?shù)葓D像信號的處理，語音的編碼、合成、識別和高保真等語音信號的處理以及通信信號的調(diào)制解調(diào)、加密、多路復(fù)用、擴頻、糾錯編碼等處理。2025年2月24日DSP技術(shù)及應(yīng)用33第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢3．DSP技術(shù)的發(fā)展趨勢DSP技術(shù)將會有以下一些發(fā)展趨勢：（1）DSP的內(nèi)核結(jié)構(gòu)將進(jìn)一步改善多通道結(jié)構(gòu)和單指令多重數(shù)據(jù)（SIMD）、特大指令字組（VLIM）將在新的高性能處理器中占主導(dǎo)地位，如AD公司的ADSP-2116x。2025年2月24日DSP技術(shù)及應(yīng)用34第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢3．DSP技術(shù)的發(fā)展趨勢（2）DSP和微處理器的融合微處理器MPU：是一種執(zhí)行智能定向控制任務(wù)的通用處理器，它能很好地執(zhí)行智能控制任務(wù)，但是對數(shù)字信號的處理功能很差。

DSP處理器：具有高速的數(shù)字信號處理能力。 將DSP和微處理器結(jié)合起來，可簡化設(shè)計，加速產(chǎn)品的開發(fā)，減小PCB體積，降低功耗和整個系統(tǒng)的成本。2025年2月24日DSP技術(shù)及應(yīng)用35第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢3．DSP技術(shù)的發(fā)展趨勢（3）DSP和高檔CPU的融合大多數(shù)高檔MCU，如Pentium和PowerPC都是SIMD指令組的超標(biāo)量結(jié)構(gòu)，速度很快。在DSP中融入高檔CPU的分支預(yù)示和動態(tài)緩沖技術(shù)，具有結(jié)構(gòu)規(guī)范，利于編程，不用進(jìn)行指令排隊，使DSP性能大幅度提高。（4）DSP和SOC的融合SOC是指把一個系統(tǒng)集成在一塊芯片上。這個系統(tǒng)包括DSP和系統(tǒng)接口軟件等。2025年2月24日DSP技術(shù)及應(yīng)用36第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢3．DSP技術(shù)的發(fā)展趨勢（5）DSP和FPGA的融合

FPGA是現(xiàn)場可編程門陣列器件。它和DSP集成在一塊芯片上，可實現(xiàn)寬帶信號處理，大大提高信號處理速度。（6）實時操作系統(tǒng)RTOS與DSP的結(jié)合隨著DSP處理能力的增強，DSP系統(tǒng)越來越復(fù)雜，使得軟件的規(guī)模越來越大，往往需要運行多個任務(wù)，各任務(wù)間的通信、同步等問題就變得非常突出。隨著DSP性能和功能的日益增強，對DSP應(yīng)用提供RTOS的支持已成為必然的結(jié)果。2025年2月24日DSP技術(shù)及應(yīng)用37第1章DSP緒論1.3DSP芯片的發(fā)展現(xiàn)狀和趨勢3．DSP技術(shù)的發(fā)展趨勢（7）DSP的并行處理結(jié)構(gòu)為了提高DSP芯片的運算速度，各DSP廠商紛紛在DSP芯片中引入并行處理機制。這樣，可以在同一時刻將不同的DSP與不同的任一存儲器連通，大大提高數(shù)據(jù)傳輸?shù)乃俾?。?）功耗越來越低

隨著超大規(guī)模集成電路技術(shù)和先進(jìn)的電源管理設(shè)計技術(shù)的發(fā)展，DSP芯片內(nèi)核的電源電壓將會越來越低。

2025年2月24日DSP技術(shù)及應(yīng)用38第1章DSP緒論1.4DSP系統(tǒng)開發(fā)1.4.1DSP系統(tǒng)的構(gòu)成

一個典型的DSP系統(tǒng)應(yīng)包括抗混疊濾波器、數(shù)據(jù)采集A/D轉(zhuǎn)換器、數(shù)字信號處理器DSP、D/A轉(zhuǎn)換器和低通濾波器組成。

x(t)抗混疊濾波器A/D轉(zhuǎn)換器x(n)y(n)y(t)數(shù)字信號處理器D/A轉(zhuǎn)換器低通濾波器2025年2月24日DSP技術(shù)及應(yīng)用39第1章DSP緒論

DSP系統(tǒng)的處理過程：

①將輸入信號x(t)進(jìn)行抗混疊濾波，濾掉高于折疊頻率的分量，以防止信號頻譜的混疊；

②經(jīng)采樣和A/D轉(zhuǎn)換器，將濾波后的信號轉(zhuǎn)換為數(shù)字信號x(n)；

③數(shù)字信號處理器對x(n)進(jìn)行處理，得數(shù)字信號y(n)；

④經(jīng)D/A轉(zhuǎn)換器，將y(n)轉(zhuǎn)換成模擬信號；

⑤經(jīng)低通濾波器，濾除高頻分量，得到平滑的模擬信號y(t)。2025年2月24日DSP技術(shù)及應(yīng)用40第1章DSP緒論1.4.2DSP系統(tǒng)的特點

（1）接口方便（2）編程方便（3）具有高速性（4）穩(wěn)定性好（5）精度高（6）可重復(fù)性好（7）集成方便2025年2月24日DSP技術(shù)及應(yīng)用41第1章DSP緒論1.4.3DSP系統(tǒng)的設(shè)計過程

DSP應(yīng)用系統(tǒng)的設(shè)計過程如圖所示。

根據(jù)需求寫出任務(wù)書確定設(shè)計目標(biāo)算法研究和系統(tǒng)模擬實現(xiàn)定義系統(tǒng)性能指標(biāo)選擇DSP芯片和外圍芯片硬件設(shè)計硬件調(diào)試軟件設(shè)計軟件調(diào)試系統(tǒng)集成和測試設(shè)計步驟分幾個階段：

（1）明確設(shè)計任務(wù)，確定設(shè)計目標(biāo)（2）算法模擬，確定性能指標(biāo)（3）選擇DSP芯片和外圍芯片（4）設(shè)計實時的DSP應(yīng)用系統(tǒng)（5）硬件和軟件調(diào)試（6）系統(tǒng)集成和測試

2025年2月24日DSP技術(shù)及應(yīng)用42第1章DSP緒論1.4.4DSP芯片的選擇在進(jìn)行DSP系統(tǒng)設(shè)計時，選擇合適的DSP芯片是非常重要的一個環(huán)節(jié)。通常依據(jù)系統(tǒng)的運算速度、運算精度和存儲器的需求等來選擇DSP芯片。一般來說，選擇DSP芯片時應(yīng)考慮如下一些因素。

1．DSP芯片的運算速度2．DSP芯片的價格

3．DSP芯片的運算精度

4．DSP芯片的硬件資源

5．DSP芯片的開發(fā)工具6．DSP芯片的功耗7．其它因素

2025年2月24日DSP技術(shù)及應(yīng)用43第1章DSP緒論1.5運算基礎(chǔ)1.5.1整數(shù)DSP芯片和所有微處理一樣，以2的補碼形式表示有符號數(shù)。16位定點DSP整型數(shù)格式為：Sxxxxxxxxxxxxxxx其中最高位S為符號位。0表正數(shù)，1表負(fù)數(shù)，其余為數(shù)據(jù)位。數(shù)的范圍是－32768～32767整數(shù)的最大取值范圍取決于DSP的字長。字長越長，所能表示的數(shù)據(jù)范圍越大，精度越高。若一個整數(shù)字長為n，則其取值范圍為-2n~2n-1。整數(shù)的最小分辨率為1。2025年2月24日DSP技術(shù)及應(yīng)用441.5.2小數(shù)16位定點DSP中小數(shù)表示為：S.xxxxxxxxxxxxxxx其中最高位S為符號位。其余各位采用2的補碼表示，小數(shù)點緊接著符號位。無整數(shù)位。數(shù)的范圍是（－1～1），小數(shù)的最小分辨率為2－15

第1章DSP緒論2025年2月24日DSP技術(shù)及應(yīng)用451.5.3數(shù)的定標(biāo)第1章DSP緒論定點表示并不意味著一定就是整數(shù)表示。在許多情況下，需要由編程來確定一個數(shù)的小數(shù)點位置，即數(shù)的定標(biāo)。定點數(shù)最常用的是Qm.n表示法。它可將整數(shù)和小數(shù)表示法統(tǒng)一起來。m表示數(shù)的2補碼的整數(shù)部分，n表示數(shù)2補碼的小數(shù)部分，1位符號位，數(shù)的總字長為m+n+1位。表示數(shù)的整數(shù)范圍為－2m~2m-1,小數(shù)的最小分辨率為2－n。幾種常見的Qm.n表示法格式：2025年2月24日DSP技術(shù)及應(yīng)用46第1章DSP緒論1）Q15.0格式Q15.0格式的字長為16位，其每位的具體表示為Sxxxxxxxxxxxxxxx。最高位為符號位，后面的x為15位2補碼的整數(shù)，高位在前，無小數(shù)位?？杀硎緮?shù)的范圍為-215～215-1。最小分辨率為1。2）Q3.12格式Q3.12格式的字長為16位，其每位的具體表示為Sxxxyyyyyyyyyyyy。最高位為符號位，x為2補碼的整數(shù)，高位在前，y為2補碼的小數(shù)位?？杀硎緮?shù)的范圍為-23～23。最小分辨率為2－12。2025年2月24日DSP技術(shù)及應(yīng)用47第1章DSP緒論1.5.4定點數(shù)格式的選擇為了確保在整個運算過程中數(shù)據(jù)不會溢出，在數(shù)據(jù)參加運算前，首先應(yīng)估計數(shù)據(jù)及其結(jié)果的動態(tài)范圍，選擇合適的格式對數(shù)據(jù)進(jìn)行規(guī)格化。1.5.5定點格式數(shù)據(jù)的轉(zhuǎn)換同一個二進(jìn)制表示的定點數(shù)，當(dāng)采用不同的Qm.n表示方法時，其代表的十進(jìn)制數(shù)是不同的，如Q15.0表示法，3000H＝12288Q0.15表示法，3000H＝0.375Q3.12表示法，3000H＝122882025年2月24日DSP技術(shù)及應(yīng)用48第1章DSP緒論

當(dāng)兩個不同Q格式的數(shù)進(jìn)行加減運算時，將動態(tài)范圍較小的格式的數(shù)轉(zhuǎn)換為動態(tài)范圍較大的格式的數(shù)。 將十進(jìn)制數(shù)表示成Qm.n格式，首先將數(shù)乘以2n,變成整數(shù)，然后再將整數(shù)轉(zhuǎn)換成相應(yīng)的Qm.n格式。1.5.6定點算術(shù)運算兩個定點數(shù)的加減法定點數(shù)的加減法必須保證兩個操作數(shù)的格式一致。若兩個數(shù)的Q值不同，可將Q值小的數(shù)調(diào)整為與另一個數(shù)的Q值一樣大。需要注意有符號和無符號數(shù)加減運算溢出的問題。2025年2月24日DSP技術(shù)及應(yīng)用49第1章DSP緒論例：若x,y為正數(shù)，x=4.125,y=0.125.求x＋yx采用Q3.12格式表示的十六進(jìn)制碼為：4200H；Y采用Q0.15格式表示的十六進(jìn)制碼為：1000H由于Q3.12格式與Q0。15格式的整數(shù)位相差3位，因此將y的十六進(jìn)制碼1000H右移3位；由于1000H為正數(shù)，因此將整數(shù)部分補零，得到用Q3.12格式表示的0.125為0200H。將4200H＋0200H，得到4400H，該數(shù)的格式為Q3.12，x+y=4.252025年2月24日DSP技術(shù)及應(yīng)用50第2章TMS320x281x的硬件結(jié)構(gòu)2.0

簡介2.1TMS320x281x的基本結(jié)構(gòu)2.2C28xCPU的主要特性2.3C28x的總線架構(gòu)2.4C28x的存儲空間和存儲映射2.5

C28x的系統(tǒng)控制2.6TMS320x281x的片內(nèi)外設(shè)電路2025年2月24日DSP技術(shù)及應(yīng)用51第2章TMS320F2812的硬件結(jié)構(gòu)TMS320C2000系列DSP集微控制器和高性能DSP的特點于一身，具有強大的控制和信號處理能力，能夠?qū)崿F(xiàn)復(fù)雜的控制算法,大幅度提高應(yīng)用效率、降低功耗。

TMS320C2000系列芯片上整合了FLASH存儲器、快速的AD轉(zhuǎn)換器、增強的CAN模塊、事件管理器、正交編碼電路、多通道緩沖串口等外設(shè)。2.0簡介2025年2月24日DSP技術(shù)及應(yīng)用52第2章TMS320C28x的硬件結(jié)構(gòu)

TMS320x281x的功能組件：

中央處理器CPU

功能擴展接口

內(nèi)部總線控制系統(tǒng)控制

數(shù)據(jù)存儲器RAM

程序存儲器（Flash/ROM）

串行口等外設(shè)Jtag接口

定時系統(tǒng)

中斷系統(tǒng)2.1

TMS320x281x的基本結(jié)構(gòu)2025年2月24日DSP技術(shù)及應(yīng)用532025年2月24日DSP技術(shù)及應(yīng)用54FastprogramexecutionoutofbothRAMand

Flashmemory100-120MIPSwithFlashAccelerationTechnology150MIPSoutofRAMfortime-criticalcode

ControlPeripherals

MemorySub-SystemEventManagersUltra-Fast12-bitADC12.5MSPSthroughputDualsample&holdsenablesimultaneoussamplingAutoSequencer,upto16conversionsw/oCPUControlPortsMultiplestandardcommunicationportsprovidesimpleinterfacestoothercomponentsCommunicationsPorts150MIPSperformanceSinglecycle32x32-bitMAC(ordual16x16MAC)VeryFastInterruptResponseSinglecycleread-modified-writeF24x/LF240xSourceCodeCompatibleHigh-PerformanceCPU(C28xTMDSPCore)MemoryBus128KwFlash+2KwOTP4KwBootROM18KwRAMCodesecurityXINTF32-bitRegisterFileReal-TimeJTAG32-bit

Timers(3)150MIPsC28xTM32-bitDSP32x32-bit

MultiplierR

M

WAtomicALUInterruptManagementEventMgrAEventMgrB12-BitADCWatchdogGPIOMcBSPCAN2.0BSCI-UARTASCI-UARTBSPIPeripheralBusTMS320F2812/TMS320F2810

MostPowerful-MostIntegratedDualFunctionDigitalSignalController2025年2月24日DSP技術(shù)及應(yīng)用55第2章TMS320x281x的硬件結(jié)構(gòu)2.2TMS320F2812的CPU內(nèi)核（C28xCPU)

TMS320C28x（簡稱C28xCPU）是TI公司為實現(xiàn)低功耗、高速實時信號處理而專門設(shè)計的32位定點數(shù)字信號處理器內(nèi)核，采用哈佛總線結(jié)構(gòu)，具有高度的操作靈活性和運行的高速度，適應(yīng)于控制系統(tǒng)等實時嵌入式應(yīng)用的需要。2025年2月24日DSP技術(shù)及應(yīng)用56Fast&flexibleinterruptmanagementsignificantlyreduceinterruptlatencySingle-cycle32-bitmultipliermakescomputationallyintensivecontrolalgorithmsmoreefficient

C28xTMDSPCoreThree32-bittimerssupportmultiplecontrolloops/timebases.Singlecycleread-modified-writeinanymemorylocationand32-bitregistersimprovecontrolalgorithmefficiencyReal-timeJTAGdebugshortensdevelopmentcycleC28xTM32-bitDSPInterruptManagement32-bitRegisterFileReal-TimeJTAG32-bit

Timers(3)32x32bit

MultiplierR

M

WAtomicALU

MostC/C++Efficient32-bitDSPCoreCodecompatiblewiththeTMS320C24x?DSPfamily2025年2月24日DSP技術(shù)及應(yīng)用57第2章TMS320F2812的硬件結(jié)構(gòu)

2.2.1

C28xCPU的主要優(yōu)點

①圍繞3組數(shù)據(jù)總線和3組地址總線而建立的哈佛總線結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。②

具有高度并行性和專用硬件邏輯的CPU設(shè)計，提高了芯片的性能。

③

具有完善的尋址方式和高度專業(yè)化指令系統(tǒng),更適應(yīng)于快速算法的實現(xiàn)和高級語言編程的優(yōu)化。

④模塊化結(jié)構(gòu)設(shè)計，使派生器件得到了更快的發(fā)展。⑤采用先進(jìn)的IC制造工藝，降低了芯片的功耗,提高了芯片的性能。⑥采用先進(jìn)的靜態(tài)設(shè)計技術(shù)，進(jìn)一步降低了功耗，使芯片具有更強的應(yīng)用能力。

2025年2月24日DSP技術(shù)及應(yīng)用58第2章TMS320C28x的硬件結(jié)構(gòu)2.2.2C28xCPU的主要特性TI近年新推出的32位定點DSP芯片核心。C28X支持32位單周期指令，其數(shù)據(jù)地址為32位，程序地址為22位，可以訪問4G字（16位）的數(shù)據(jù)空間和4M字的程序空間。高性能靜態(tài)CMOS技術(shù)：150MHz，低功耗（核電壓1.8V，I/O口電壓3.3V）。

32x32bitMAC，得到64位的結(jié)果2次單周期16x16MAC(DMAC)快速中斷響應(yīng)機制單周期讀、修改、寫指令???8級流水線，完全避免硬件流水線沖突向上代碼兼容性：C27x目標(biāo)代碼兼容模式、C28x模式及C2xLP源代碼兼容模式2025年2月24日DSP技術(shù)及應(yīng)用59第2章TMS320C28x的硬件結(jié)構(gòu)

2.2.3

C28x的指令系統(tǒng)

●支持單指令重復(fù)和塊指令重復(fù)操作●支持存儲器塊傳送指令●支持32位長操作數(shù)指令●具有支持2操作數(shù)或3個操作數(shù)的讀指令●具有能并行存儲和并行加載的算術(shù)指令●支持條件存儲指令及中斷快速返回指令

2025年2月24日DSP技術(shù)及應(yīng)用60第2章TMS320C28x的硬件結(jié)構(gòu)2.3C28xCPU的總線結(jié)構(gòu)

TMS320C28x的總線結(jié)構(gòu)是以5組32位總線和1組22位為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。3個地址總線PABProgramaddressbus.ThePABcarriesaddressesforreadsand

writesfromprogramspace.PABisa22-bitbus.DRABData-readaddressbus.The32-bitDRABcarriesaddressesfor

readsfromdataspace.DWABData-writeaddressbus.The32-bitDWABcarriesaddressesfor

writestodataspace.2025年2月24日DSP技術(shù)及應(yīng)用61第2章TMS320C28x的硬件結(jié)構(gòu)

2.3C28xCPU的總線結(jié)構(gòu)Thememoryinterfacealsohasthreedatabuses:PRDBProgram-readdatabus.ThePRDBcarriesinstructionsordataduring

readsfromprogramspace.PRDBisa32-bitbus.DRDBData-readdatabus.TheDRDBcarriesdataduringreadsfromdata

space.PRDBisa32-bitbus.DWDBData-/Program-writedatabus.The32-bitDWDBcarriesdataduring

writestodataspaceorprogramspace.2025年2月24日DSP技術(shù)及應(yīng)用62第2章TMS320C28x的硬件結(jié)構(gòu)

2.3C28xCPU的總線結(jié)構(gòu)

ROM/

FlashSARAMMemory-

Mapped

Registers外設(shè)地址總線外設(shè)數(shù)據(jù)總線

ControlBusPABDRABDWABPRDBDRDBDWEBExternal

SignalsCPUOn-Chip

Peripherals/

Registers2025年2月24日DSP技術(shù)及應(yīng)用63第2章TMS320C28x的硬件結(jié)構(gòu)

2.3C28xCPU的總線結(jié)構(gòu)AccessTypeAddressBusDataBusReadfromprogramspacePABPRDBReadfromdataspaceDRABDRDBWritetoprogramspacePABDWDBWriteto

dataspaceDWABDWDB2025年2月24日DSP技術(shù)及應(yīng)用64第2章TMS320C28x的硬件結(jié)構(gòu)

2.3C28xCPU的總線結(jié)構(gòu)能同時進(jìn)行的操作：1.ReadfromprogramspaceWritetodataspace2.ReadfromdataspaceWritetodataspace（同一個地址怎么辦？）3.ReadfromdataspaceWritetoprogramspace2025年2月24日DSP技術(shù)及應(yīng)用65第2章TMS320C28x的硬件結(jié)構(gòu)1．PRDBProgram-readdatabus主要用來傳送取自程序存儲器的指令代碼和立即操作數(shù)。從：程序空間(使用地址總線PAB)到：數(shù)據(jù)空間的目標(biāo)地址或CPU中的乘法器和加法器PRDB總線既可以將程序空間的操作數(shù)據(jù)(如系數(shù)表)送至數(shù)據(jù)空間的目標(biāo)地址中，以實現(xiàn)數(shù)據(jù)移動，也可以將程序空間的操作數(shù)據(jù)傳送乘法器和加法器中，以便執(zhí)行乘法-累加操作。2025年2月24日DSP技術(shù)及應(yīng)用66第2章TMS320C28x的硬件結(jié)構(gòu)2．DRDBData-readdatabus

3條數(shù)據(jù)總線(DB)分別與不同功能內(nèi)部單元相連接。如：CPU、程序地址產(chǎn)生邏輯PAGEN、數(shù)據(jù)地址產(chǎn)生邏輯

DAGEN、片內(nèi)外設(shè)和數(shù)據(jù)存儲器等。3．DWDBData-/Program-writedatabus1．PRDBProgram-readdatabus2025年2月24日DSP技術(shù)及應(yīng)用67多總線的結(jié)構(gòu)使C28x能夠?qū)崿F(xiàn)流水線的指令執(zhí)行機制。采用流水線機制可以大大加快指令執(zhí)行速度，實現(xiàn)指令的執(zhí)行在單機器周期內(nèi)完成。C28x采用了8級流水線。(1)取指令階段1：指令地址通過22位總線PAB送往程序存儲器。(2)取指令階段2：通過32位總線PRDB讀程序存儲器，放入指令隊列。(3)譯碼階段1：CPU硬件識別取指隊列中指令的邊界，并測定下一條待執(zhí)行指令的長度。(4)譯碼階段2：CPU硬件從取指隊列中取回指令，并將該指令放入指令寄存器，譯碼。(5)讀階段1：從存儲器中讀取數(shù)據(jù)時，把地址送到相應(yīng)的地址總線上。(6)讀階段2：硬件通過數(shù)據(jù)總線取回讀階段1所尋址的存儲器內(nèi)的數(shù)據(jù)。(7)執(zhí)行階段：CPU執(zhí)行乘法、移位和ALU操作，包括算術(shù)和邏輯操作。(8)寫階段：需要時，將指令執(zhí)行的結(jié)果寫回存儲器。2025年2月24日DSP技術(shù)及應(yīng)用682.CPU的寄存器累加器(ACC、AH、AL)乘數(shù)寄存器(XT、T、TL)和乘積寄存器(P、PH、PL)數(shù)據(jù)頁指針寄存器(DP)堆棧指針(SP)輔助寄存器(XAR0~XAR7、AR0~AR7)程序計數(shù)器(PC)返回PC指針寄存器(RPC)中斷控制寄存器(IFR、IER、DBGIER)狀態(tài)寄存器(ST0，STl)2025年2月24日DSP技術(shù)及應(yīng)用69C28xDSP的CPU寄存器2025年2月24日DSP技術(shù)及應(yīng)用70累加器可以單獨存取的結(jié)構(gòu)(1)累加器(ACC、AH、AL)2025年2月24日DSP技術(shù)及應(yīng)用71乘數(shù)寄存器XT的分半單獨存取結(jié)構(gòu)P寄存器的分半單獨存取結(jié)構(gòu)(2)乘數(shù)寄存器(XT、T、TL)和乘積寄存器(P、PH、PL)2025年2月24日DSP技術(shù)及應(yīng)用72(3)數(shù)據(jù)頁指針寄存器(DP)在直接尋址方式中，操作數(shù)的地址由兩部分組成：一個頁地址(DataPage)和一個頁內(nèi)的偏移量。C28x的數(shù)據(jù)存儲器每64個字構(gòu)成一個數(shù)據(jù)頁，這樣，4MW的數(shù)據(jù)存儲器共有65536個數(shù)據(jù)頁，用0~65535進(jìn)行標(biāo)號。在直接尋址方式下，當(dāng)前的頁地址存放于16位的數(shù)據(jù)頁指針寄存器(DP)中，可以通過給DP賦新值可改變數(shù)據(jù)頁號。當(dāng)CPU工作在C2xLP源兼容模式時，使用一個7位的偏移量，并忽略DP寄存器的最低位。2025年2月24日DSP技術(shù)及應(yīng)用73數(shù)據(jù)存儲器的數(shù)據(jù)頁2025年2月24日DSP技術(shù)及應(yīng)用74(4)堆棧指針(SP)堆棧指針(SP)允許在數(shù)據(jù)存儲器中使用軟件堆棧。堆棧指針為16位，可以對數(shù)據(jù)空間的低64K字(數(shù)據(jù)存儲器0000H~FFFFH)進(jìn)行尋址。2025年2月24日DSP技術(shù)及應(yīng)用75(5)輔助寄存器(XAR0~XAR7、AR0~AR7)XAR0~XAR7寄存器2025年2月24日DSP技術(shù)及應(yīng)用76(6)程序計數(shù)器(PC)

C28x的程序計數(shù)器(PC)是一個22位的寄存器，存放當(dāng)前CPU正在操作指令的地址。(7)返回PC指針寄存器(RPC)(8)中斷控制寄存器(IFR、IER、DBGIER)有兩對長調(diào)用指令：LC和LRET，LCR和LRETR。LCR和LRETR執(zhí)行效率更高，只有LCR和LRETR指令使用RPC。當(dāng)使用LCR指令時，當(dāng)前RPC的值被壓入堆棧。返回地址將被裝載到RPC寄存器中，而22位的函數(shù)入口地址將被裝載到PC計數(shù)器，從而使流程轉(zhuǎn)入函數(shù)體中運行。調(diào)用結(jié)束通過LRETR指令返回時，存放在RPC內(nèi)的返回地址裝載到PC中，而壓入堆棧中的RPC的值從堆棧中裝載到RPC內(nèi)。2025年2月24日DSP技術(shù)及應(yīng)用77(9)狀態(tài)寄存器(ST0，STl)

C28xCPU有兩個重要的狀態(tài)寄存器：ST0和ST1，其中包含著不同的標(biāo)志位和控制位。ST0包含指令操作所使用或影響的控制或標(biāo)志位，如溢出、進(jìn)位、符號擴展等。ST1則主要包含一些特殊的控制位，如處理器的兼容模式選擇、尋址模式配置等。2025年2月24日DSP技術(shù)及應(yīng)用78狀態(tài)寄存器ST0·OVC/OVCU：溢出計數(shù)器?！M：乘積移位模式位?！：溢出標(biāo)志?！：負(fù)標(biāo)志位。·Z：零標(biāo)志?！：進(jìn)位位?！C：測試/控制標(biāo)志?！VM：溢出模式位?！XM：符號擴展模式位。2025年2月24日DSP技術(shù)及應(yīng)用79狀態(tài)寄存器ST1·ARP：輔助寄存器指針。·XF：XF狀態(tài)位。該位用于控制輸出引腳XF的狀態(tài)。·M0M1MAP：存儲器M0和M1映射模式位。·OBJMODE：目標(biāo)兼容模式位。用來在C27x目標(biāo)模式(=0)和C28x目標(biāo)模式(=1)之間進(jìn)行選擇。·AMODE：尋址模式位。在C28x尋址模式(AMODE=0)和C2xLP尋址模式(AMODE=1)之間進(jìn)行選擇。2025年2月24日DSP技術(shù)及應(yīng)用80·IDLESTAT：空閑狀態(tài)位?！ALLOW：仿真允許訪問使能位。·LOOP：循環(huán)指令狀態(tài)位?！PA：隊棧指針定位(StackPointerAlignment)位?！MAP：向量映像(VectorMap)位?！BGM：調(diào)試使能屏蔽位?！NTM：中斷全局屏蔽位。狀態(tài)寄存器ST12025年2月24日DSP技術(shù)及應(yīng)用81第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲空間和存儲映射

2.4.1存儲空間分成3個相互獨立可選擇的存儲空間：（統(tǒng)一編址）

64K字（16位）的程序存儲空間；

64K字（16位）的數(shù)據(jù)存儲空間；

64K字（16位）的I/O空間。

程序存儲空間：用來存放要執(zhí)行的指令和指令執(zhí)行中所需要的系數(shù)表(數(shù)學(xué)用表)；

數(shù)據(jù)存儲空間：用來存放執(zhí)行指令所需要的數(shù)據(jù)；

I/O存儲空間：用來提供與外部存儲器映射的接口，可以作為外部數(shù)據(jù)存儲空間使用。F2812沒有I/O空間2025年2月24日DSP技術(shù)及應(yīng)用82第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲空間和存儲映射2.4.2TMS320x281x的片內(nèi)存儲器：片內(nèi)RAM：SARAM既可以被映射到數(shù)據(jù)存儲空間用來存儲數(shù)據(jù)，也可以映射到程序空間用來存儲程序代碼。（

SARAM-單次存取RAM）片內(nèi)Flash/ROM：主要存放固化程序和系數(shù)表。一般構(gòu)成程序存儲空間，也可以部分地映射在數(shù)據(jù)存儲空間。所有C28x芯片都含有片內(nèi)RAM和ROM。2025年2月24日DSP技術(shù)及應(yīng)用83第2章TMS320C28x的硬件結(jié)構(gòu)

2.4.2TMS320x281x的片內(nèi)存儲器

TMS320F2812：128K×16位的Flash存儲器1K×16位的OTP型只讀存儲器L0和L1：兩塊4K×16位的單口隨機存儲器（SARAM）H0：一塊8K×16位的單口隨機存儲器M0和M1：兩塊1K×16位的單口隨機存儲器自舉只讀存儲器（BootROM）4K×16位2025年2月24日DSP技術(shù)及應(yīng)用84第2章TMS320C28x的硬件結(jié)構(gòu)

外部存儲器接口EMIF： 多達(dá)1MB的存儲器、可編程軟件等待狀態(tài)、三個獨立的片選

2.4

C28x的存儲空間和存儲映射2.4.2TMS320x281x的片內(nèi)存儲器：2025年2月24日DSP技術(shù)及應(yīng)用85第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲空間和存儲映射2.4.2TMS320x281x的片內(nèi)存儲器：片內(nèi)存儲器的優(yōu)點：

●不需要插入等待狀態(tài)；

●與外部存儲器相比，成本低；

●比外部存儲器功耗小。2025年2月24日DSP技術(shù)及應(yīng)用86第2章TMS320C28x的硬件結(jié)構(gòu)2.4.3

TMS320x2812的存儲映射

’C28x所有內(nèi)部和外部程序存儲器及內(nèi)部和外部數(shù)據(jù)存儲器分別統(tǒng)一編址。

內(nèi)部RAM總是映射到數(shù)據(jù)存儲空間，但也可映射到程序存儲空間。

ROM可以靈活地映射到程序存儲空間，同時也可以部分地映射到數(shù)據(jù)存儲空間。存儲空間的任何一種存儲器都可以駐留在片內(nèi)或片外。

2025年2月24日DSP技術(shù)及應(yīng)用87第2章TMS320C28x的硬件結(jié)構(gòu)2.4.4程序存儲空間的配置

程序存儲空間可通過PMST寄存器的MP/MC和OVLY控制位來設(shè)置內(nèi)部存儲器的映射地址。

●

MP/MC控制位用來決定程序存儲空間是否使用內(nèi)部存儲器。當(dāng)MP/MC=0時，稱為微計算機模式。當(dāng)MP/MC=1時，稱為微處理器模式。

2025年2月24日DSP技術(shù)及應(yīng)用88第2章TMS320C28x的硬件結(jié)構(gòu)

2.5C28x的系統(tǒng)控制

●具有軟件可編程等待狀態(tài)發(fā)生器●設(shè)有可編程分區(qū)轉(zhuǎn)換邏輯電路●帶有內(nèi)部振蕩器或外部時鐘源的片內(nèi)鎖相環(huán)（PLL）發(fā)生器●具有外部總線判斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號●數(shù)據(jù)總線具有總線保持器特性2025年2月24日DSP技術(shù)及應(yīng)用89第2章TMS320C28x的硬件結(jié)構(gòu)

2.6TMS320x281x的在片外圍設(shè)備電路

兩個事件管理器EVA、EVB（每個包含2個16位通用定時器、8個PWM通道、3個捕獲單元、QEP接口電路）12位ADC3個通用定時器TIMER0/1/28到16位可編程的SCI16位SPI多通道緩沖串行口（McBSP）增強型CAN控制器最多56個通用IO2025年2月24日DSP技術(shù)及應(yīng)用90第2章TMS320C28x的硬件結(jié)構(gòu) 第2章思考題

2.1簡述TMS320x281x系列DSP內(nèi)核特點？

2.2TI的C2000系列包括哪些芯片?2.3分析C28xCPU的特點。

2.4TMS320x281x處理器具有哪些外設(shè)?2.5簡述TMS320C28xCPU內(nèi)核的存儲空間和存儲映射的概念。2025年2月24日DSP技術(shù)及應(yīng)用91第2章TMS320C28x的硬件結(jié)構(gòu)BACKUPSLIDES引導(dǎo)過程

從上電到運行BootLoaderBootROM的內(nèi)容

BootLoader的功能啟動模式及啟動模式選擇從內(nèi)部Flash啟動其他啟動模式介紹從Reset到BootLoaderResetOBJMODE=0AMODE=0ENPIE=0VMAP=1M0M1MAP=1BootdeterminedbystateofGPIOpinsResetvectorfetchedfrombootROM0x3FFFC0XMPNMC=1(microprocessormode)ResetvectorfetchedfromXINTFzone70x3FFFC0XMPNMC=0(microcomputermode)

Execution BootloadingEntryPoint RoutinesFLASH SPIH0SARAM SCI-AOTP ParallelloadNotes:F2810XMPNMCtiedlowinternaltodeviceXMPNMCreferstoinputsignalMP/MCisstatusbitinXINTFCNF2registerXMPNMConlysampledatreset引導(dǎo)過程

從上電到運行BootLoader

BootROM的內(nèi)容

BootLoader的功能啟動模式及啟動模式選擇從內(nèi)部Flash啟動其他啟動模式介紹TMS320F2812的存儲器映射MOSARAM(1K)M1SARAM(1K)LOSARAM(4K)L1SARAM(4K)HOSARAM(8K)BootROM(4K)MP/MC=0BROMvector(32)MP/MC=0ENPIE=0OTP(1K)FLASH(128K)reservedreservedreservedPF0(2K)reservedreservedPF1(4K)reservedPF2(4K)reservedPIEvector(256)ENPIE=1XINTZone0(8K)XINTZone1(8K)XINTZone2(0.5M)XINTZone6(0.5M)XINTZone7(16K)MP/MC=1XINTVector-RAM(32)MP/MC=1ENPIE=0reservedreservedreserved數(shù)據(jù)|程序0x0000000x0004000x0008000x000D000x0010000x0060000x0070000x0080000x0090000x00A0000x3D78000x3D80000x3F80000x3FA0000x3FF0000x3FFFC00x3FC0000x1800000x1000000x0800000x0040000x002000數(shù)據(jù)|程序128-BitPasswordreserved0x3D7C00F2812片內(nèi)4K字的BootRom由廠家編入了：引導(dǎo)裝載函數(shù)；

ROM版本號；

ROM檢驗信息；復(fù)位向量；

CPU向量表（為了測試）；數(shù)學(xué)表；引導(dǎo)過程

從上電到MainBootROM的內(nèi)容

BootLoader的功能幾種啟動方式從內(nèi)部Flash啟動從Reset到BootLoaderResetOBJMODE=0AMODE=0ENPIE=0VMAP=1M0M1MAP=1BootdeterminedbystateofGPIOpinsResetvectorfetchedfrombootROM0x3FFFC0XMPNMC=1(microprocessormode)ResetvectorfetchedfromXINTFzone70x3FFFC0XMPNMC=0(microcomputermode)

Execution BootloadingEntryPoint RoutinesFLASH SPIH0SARAM SCI-AOTP ParallelloadNotes:F2810XMPNMCtiedlowinternaltodeviceXMPNMCreferstoinputsignalM