芯?；ヂ?lián)接口規(guī)范 第1部分：總則 編制說明

《芯?；ヂ?lián)接口規(guī)范第1部分：總則》（征求意見稿）編制說明1、任務(wù)來源《芯?；ヂ?lián)接口規(guī)范》由全國集成電路標準化技術(shù)委員會（SAC/TC59歸口，主管部門為工業(yè)和信息化部（電子），主要承辦單位為中關(guān)村高性能芯片互聯(lián)技術(shù)聯(lián)盟。2024年2月4日，國家標準化管理委員會印發(fā)《2024年全國標準化工作要點》，將“芯?；ヂ?lián)接口”列為集成電路領(lǐng)域標準穩(wěn)鏈重點項目之一?！缎玖；ヂ?lián)接口規(guī)范》計劃分為5個部分：——第1部分：總則；——第2部分：協(xié)議層技術(shù)要求；——第3部分：數(shù)據(jù)鏈路層技術(shù)要求；——第4部分：基于2D封裝的物理層技術(shù)要求；——第5部分：基于2.5D封裝的物理層技術(shù)要求。本規(guī)范為《芯?；ヂ?lián)接口規(guī)范第1部分：總則》，項目計劃于2024年6月28日下達，項目編號：20242059-T-339，項目周期為12個月。2、制定背景大數(shù)據(jù)、云計算和AI的高速發(fā)展，對大算力芯片在速率、密度、時延、功耗、成本等方面提出了更高要求。然而，隨著摩爾定律放緩，單芯片算力的提升逼近極限，芯片良率隨著芯片面積變大而急劇降低，先進工藝成本越來越高。芯粒（Chiplet）技術(shù)為高性能芯片和高算力網(wǎng)絡(luò)提供了新的技術(shù)路徑，它通過高帶寬互聯(lián)接口和先進封裝，將多個裸芯片或集成的裸芯片集成為一個更大的芯片或系統(tǒng)，兼具高性能和低成本優(yōu)勢，是后摩爾時代支撐計算產(chǎn)業(yè)發(fā)展不可或缺的關(guān)鍵技術(shù)。中國大陸在封裝領(lǐng)域有良好基礎(chǔ)，Chiplet技術(shù)突破將帶動體系創(chuàng)新和產(chǎn)業(yè)鏈垂直整合，是我國集成電路產(chǎn)業(yè)崛起的重要突破點。為了實現(xiàn)封裝內(nèi)不同供應(yīng)商、不同功能、不同工藝節(jié)點的芯粒間高速互聯(lián)互通，需要制定統(tǒng)一的“芯?；ヂ?lián)接口規(guī)范”，以牽引Chiplet產(chǎn)業(yè)鏈各環(huán)節(jié)廠商進行相關(guān)產(chǎn)品開發(fā)和生態(tài)建設(shè)。本標準項目由中關(guān)村高性能芯片互聯(lián)技術(shù)聯(lián)盟（HiPi）牽頭，聚合產(chǎn)業(yè)鏈核心企業(yè)及研究機構(gòu)的研發(fā)和實踐積累，制定滿足行業(yè)需求、有競爭力的Chiplet互聯(lián)接口標準，支持我國Chiplet技術(shù)產(chǎn)品化、產(chǎn)業(yè)化，牽引構(gòu)建Chiplet全要素產(chǎn)業(yè)優(yōu)勢，打造自主可控的芯粒產(chǎn)業(yè)生態(tài)。3、工作過程（1）標準立項2024年3月，HiPi聯(lián)盟牽頭，基于聯(lián)盟已發(fā)布的《芯粒互聯(lián)接口規(guī)范》團體標準（T/HiPi001-2023）為標準草案,向全國半導(dǎo)體器件標準化技術(shù)委員會（TC78）提出國家標準立項申請。先后于2024年4月3日和2024年5月15日通過工信部電子司評審答辯和國標委評審答辯，2024年6月28日獲得立項通過，正式納入推薦性國家標準制定計劃項目，項目編號：20242059-T-339。（2）標準編制項目立項后，牽頭單位組織成立標準工作組，來自集成電路設(shè)計、制造、封測、系統(tǒng)廠商及頭部科研院所和高校共25位技術(shù)專家參與。工作組于2024年8月6日召開第一次會議，制定標準編制的具體實施計劃和任務(wù)分工，推進標準草案的進一步完善和優(yōu)化工作。2024年9月~10月，工作組對標準草案內(nèi)容進行了詳細評審，工作組成員提出標準修改建2024年11月8日，于黃山市，工作組組織第三次會議，就收集的68條修改建議，進行逐項討論和確認，就意見處理達成共識。其中，針對“第1部分：總則”的意見有6條，采納2條，對不采納的意見進行了解釋澄清。隨后，工作組結(jié)合收集的所有意見進行標準文本修改，最終形成征求意見稿，提交標委會評審和公示。（3）征求意見在標準編制期間，工作組同步面向行業(yè)重點單位和專家積極開展意見征集。2024年8月期間，結(jié)合HiPi聯(lián)盟《芯?；ヂ?lián)接口規(guī)范》團體標準的實施實踐，面向國內(nèi)IP企業(yè)征集技術(shù)意見和建議，收到安謀科技（中國）有限公司、北京芯力，合見工軟、芯動科技、武漢芯動等單位的積極反饋。2024年8月30日，于北京亦莊，工作組組織第二次會議，與IP企業(yè)就相關(guān)意見和建議進行了詳細交流和討論。在2024年11月8日，黃山會議期間，工作組也邀請了來自中電科58所，湖北江城實驗室、中科院微電子所、華為技術(shù)有限公司、浙江大學、北京郵電大學、中國移動、中興微、合見工軟等單位的9位資深技術(shù)專家參與評審和討論。在以上征求意見活動終，對于“第1部分：總則”，專家主要針對術(shù)語定義的規(guī)范性提出優(yōu)化建議，包括：1）Flit定義應(yīng)與與現(xiàn)有定義不一致，“單位時間”和“總數(shù)據(jù)單元”等描述的含義和概念不準確；2）如果兩個芯粒是對等的，是否需要定義“上行鏈路”和“下行鏈路”？給問題已澄清，上行鏈路和下行鏈路定義需要保留，用于“第3部分數(shù)據(jù)鏈路層”重傳機制的說明。4、標準編制的主要成員單位及其所做的工作本標準的主要承辦單位為中關(guān)村高性能芯片互聯(lián)技術(shù)聯(lián)盟，主要參與單位包括：深圳市海思半導(dǎo)體有限公司、中國電子技術(shù)標準化研究院、清華大學、北方集成電路技術(shù)創(chuàng)新中心（北京）有限公司、盛合晶微半導(dǎo)體（江陰）有限公司、北京大學、福建省電子信息集團、深圳圳市中興微電子技術(shù)有限公司、北京芯力技術(shù)創(chuàng)新中心有限公司、中國移動通信有限公司研究院，參編單位共同負責本標準內(nèi)容的編制。1、編制原則在《芯粒互聯(lián)接口第1部分：總則》標準編制過程中，主要遵循原則1）科學性,標準內(nèi)容基于實際和應(yīng)用的成果，確保技術(shù)指標的合理性和先進性2）實用性，標準滿足集成電路發(fā)展的需求，立足國內(nèi)產(chǎn)業(yè)鏈實際條件，具有可操作性和可實施性，便于企業(yè)的生產(chǎn)和跨產(chǎn)品互聯(lián)互通3）協(xié)調(diào)性，與現(xiàn)行的國家標準、行業(yè)標準相協(xié)調(diào)，避免重復(fù)和矛盾4）前瞻性，充分考慮集成電路行業(yè)技術(shù)發(fā)展趨勢，為未來的技術(shù)創(chuàng)新和產(chǎn)業(yè)發(fā)展預(yù)留空間。對于標準編制的結(jié)構(gòu)要求、編排順序、層次劃分、表述規(guī)則和格式遵循GB/T1.1-2020《標準化工作導(dǎo)則第1部分：標準化文件的結(jié)構(gòu)和起草規(guī)則》中相應(yīng)條款要求。2、主要內(nèi)容及其確定依據(jù)總則部分定義了芯?；ヂ?lián)接口規(guī)范的術(shù)語和縮略語，明確適用的互聯(lián)場景和封裝工藝，對總體框架及框架中的協(xié)議層、數(shù)據(jù)鏈路層、和物理層的功能進行概要描述。本規(guī)范支持當前先進封裝三大互聯(lián)場景：——同質(zhì)芯粒間互聯(lián)：如相同功能芯粒之間的互聯(lián)；——異質(zhì)芯?；ヂ?lián)：如功能芯粒和接口芯粒間的互聯(lián)；——功能芯粒和高帶寬存儲芯粒間的互聯(lián)?；趪鴥?nèi)產(chǎn)業(yè)實際情況，支持成本較低的2DMCM封裝和互聯(lián)密度更高的2.5D封裝，其中2.5D封裝支持硅中介層、有機中介層以及硅橋三種方式。這三種方式在國內(nèi)封裝工程技術(shù)均有構(gòu)建，可演進、可制造且具備競爭力。芯?；ヂ?lián)接口的分層結(jié)構(gòu)包括協(xié)議層、數(shù)據(jù)鏈路層和物理層。協(xié)議層用于定義上層應(yīng)用業(yè)務(wù)在本規(guī)范互聯(lián)接口上的傳輸方式，支持SoC總線協(xié)議AXI、高帶寬存儲業(yè)務(wù)訪問協(xié)議HAI、及由用戶自定義的業(yè)務(wù)數(shù)據(jù)傳輸。針對特定業(yè)務(wù)協(xié)議，提出相應(yīng)的報文傳輸和適配方式，兼容現(xiàn)有互聯(lián)生態(tài)。具體內(nèi)容在《芯粒互聯(lián)接口規(guī)范第2部分：協(xié)議層技術(shù)要求》中進行定義。針對CHI總線協(xié)議的支持，工作組經(jīng)過討論，考慮業(yè)界對基于CHI的芯?；ヂ?lián)實踐尚不成熟，暫不在本次標準中進行明確定義，視應(yīng)用情況，在后續(xù)版本進行補充。數(shù)據(jù)鏈路層對傳輸報文格式進行定義，提供了錯誤檢測和糾錯機制、鏈路狀態(tài)和低功耗狀態(tài)切換管理，并提供多通道綁定的大帶寬傳輸鏈路，這些功能可保障通信雙方進行可靠的數(shù)據(jù)傳輸。具體內(nèi)容在《芯粒互聯(lián)接口規(guī)范第3部分：數(shù)據(jù)鏈路層技術(shù)要求》中進行定義。物理層根據(jù)不同封裝形態(tài)的鏈路特性，對相應(yīng)的電氣特性，實現(xiàn)功耗、時延和密度最優(yōu)提出要求。針對2D封裝和2.5D封裝的物理層技術(shù)要求，分別見本規(guī)范的第4和第5部分。本標準對封裝內(nèi)高性能芯?；ヂ?lián)接口進行定義，以支持不同供應(yīng)商（設(shè)計公司，F(xiàn)oundry，封測公司不同功能，不同工藝節(jié)點的芯粒實現(xiàn)高效互連互通。標準充分考慮國內(nèi)產(chǎn)業(yè)需求、產(chǎn)業(yè)現(xiàn)狀，支持中國主流先進封裝類型和未來能力發(fā)展，兼顧性能及成本最優(yōu)。架構(gòu)和產(chǎn)品策略，建立中國Chiplet產(chǎn)業(yè)生態(tài)，支撐高性能計算和網(wǎng)絡(luò)發(fā)展，打造中國數(shù)字新底座。2022年3月，Intel攜手10家行業(yè)巨頭成立UCIe聯(lián)盟，發(fā)布Chiplet互聯(lián)接口協(xié)議，持續(xù)構(gòu)建其X86生態(tài)。UCIe協(xié)議重點支持基于硅基中介層的2.5D封裝。相比UCIe標準，本標準支持更多種類的2.5D封裝和主流總線協(xié)議生態(tài)，可更好的兼顧成本、性能和國內(nèi)產(chǎn)業(yè)工程能力。在性能方面，HiPi標準合理定義互聯(lián)邊長密度、能效、時延等核心競爭力指標范圍，指標上限與UCIe持平或略好，可牽引產(chǎn)業(yè)界及生態(tài)創(chuàng)新及演進；下限值可滿足國內(nèi)主流應(yīng)用場景需求，且生態(tài)內(nèi)核心成員能力可達成。五、以國際標準為基礎(chǔ)的起草情況，以及是否合規(guī)引用或者采用國際國外本標準沒有引用國際標準。本標準與現(xiàn)行的法律、法規(guī)及國家標準、國家軍用標準、行業(yè)標準沒有沖突，不涉及知識產(chǎn)權(quán)糾紛。本標準草案以高性能芯片互聯(lián)技術(shù)聯(lián)盟已發(fā)布的《芯?；ヂ?lián)接口規(guī)范》為基礎(chǔ)，在本領(lǐng)域核心單位中達成了技術(shù)共識，在國標立項后，工作組進一步根據(jù)編制原則進行優(yōu)化和修