計算機組成原理（第6版）課件 第5章 總線與IO子系統(tǒng)

本章主要討論：第5章總線與I/O子系統(tǒng)接口的基本概念中斷方式及其接口組成DMA方式及其接口組成總線的基本概念I(lǐng)OP與PPU1/125.1概述5.1.1總線與接口簡介數(shù)據(jù)總線地址總線控制總線總線(bus)：一種用來連接各功能部件并承當(dāng)部件之間信息傳送任務(wù)的信息公共通路。分時共享2/12I/O接口：主機和外設(shè)的銜接部分，位于總線和外部設(shè)備之間。

接口1外設(shè)系統(tǒng)總線

接口n外設(shè)…3/12※I/O接口的基本功能接收CPU送來的地址碼，選擇接口中的寄存器供CPU訪問。(1)設(shè)備尋址(2)數(shù)據(jù)緩沖實現(xiàn)主機與外設(shè)的速度匹配,緩沖深度與傳送的數(shù)據(jù)量有關(guān)。

接口外設(shè)系統(tǒng)總線4/12

接口外設(shè)系統(tǒng)總線接收主機CPU的控制命令、保存狀態(tài)信息，協(xié)助主機實現(xiàn)對I/O傳送操作的控制。(4)控制邏輯功能(3)預(yù)處理功能串-并格式轉(zhuǎn)換（串口）數(shù)據(jù)通路寬度轉(zhuǎn)換（并口）高-低電平轉(zhuǎn)換5/12※對接口中寄存器編址(1)單獨編址為接口中的每個寄存器(I/O端口)分配獨立的端口地址（可與主存地址重疊）用專用的I/O指令(顯式I/O指令)實現(xiàn)I/O操作=1訪問存儲器需設(shè)置標(biāo)志區(qū)分訪問的對象，如M/IO=0訪問I/O端口6/12把接口中的寄存器(I/O端口)當(dāng)成特殊的主存單元，并與其它主存單元統(tǒng)一編址。(2)與主存統(tǒng)一編址可用普通訪存指令(隱式I/O指令)實現(xiàn)I/O操作I/O端口地址將占據(jù)主存的部分地址空間。編址的基本原則：低端地址→主存單元高端地址→I/O端口7/12※I/O接口的分類1.按數(shù)據(jù)傳送格式劃分(1)并行接口

接口外設(shè)系統(tǒng)總線接口兩側(cè)均并行傳輸數(shù)據(jù)。并并(2)串行接口適用于設(shè)備本身并行工作，距主機較近的場合。串接口與外設(shè)一側(cè)串行傳送。適用于設(shè)備本身串行工作，或距主機較遠，或需減少傳送線的情況。8/122.按時序控制方式劃分（1）同步接口接口與系統(tǒng)總線的信息傳送采用同步方式控制（2）異步接口接口與系統(tǒng)總線的信息傳送采用異步方式控制

接口外設(shè)系統(tǒng)總線9/12（可采用查詢方式）3.按I/O操作的控制方式：（2）中斷接口（3）DMA接口（可插入中斷做DMA善后處理）（1）PIO接口（4）IOP/PPU接口10/12（ProgramedI/O，程控方式）（專用處理器/機方式）11/12CPU主存接口外設(shè)接口外設(shè)第1級控制第2級控制圖5-1

計算機系統(tǒng)中的兩級控制模式5.1.2輸入輸出與控制模式對主機而言，僅考慮第1級控制直接程序傳送中斷方式DMA方式

IOP/PPU方式12/125.2總線5.2.1總線的特性與分類物理特性：幾何尺寸、形狀、引腳數(shù)、排列等功能特性：規(guī)定信號線的功能電氣特性：信號方向，電平范圍時間特性：何時有效，持續(xù)時間、時序約定?？偩€的特性一種用來連接各功能部件并承當(dāng)部件之間信息傳送任務(wù)的公共信息通道。13/23總線的邏輯連接及作用（1）單總線結(jié)構(gòu)14/23現(xiàn)在的系統(tǒng)，很少再使用這種單總線結(jié)構(gòu)！CPU接口顯示器主存接口鍵盤接口外存…特點：它是部件之間信息交互的唯一通路。競爭激烈、響應(yīng)慢（2）多總線結(jié)構(gòu)15/23…CPU顯示器主存網(wǎng)絡(luò)外設(shè)芯片組芯片組外設(shè)音頻…前端總線VGAPCIEI/O總線PCIEDMI特點：有多組總線，分?jǐn)傌撦d，傳輸效率高！現(xiàn)在的系統(tǒng)，普遍都使用多總線結(jié)構(gòu)！總線的分類（1）按功能分類

內(nèi)總線

局部總線系統(tǒng)總線外總線（2）按數(shù)據(jù)傳送格式分類

并行總線串行總線（3）按時序控制方式分類

同步總線異步總線16/23芯片內(nèi)板卡內(nèi)計算機內(nèi)多機集群5.2.2總線的標(biāo)準(zhǔn)√為了使不同部件都連接到總線上并與之交互通信，就必須制定公共的技術(shù)規(guī)范。1、為何要制定總線標(biāo)準(zhǔn)？采用總線結(jié)構(gòu)的好處:①技術(shù)工程角度：簡化硬件設(shè)計、易于擴充;②從用戶的角度：具有“易獲得性”;③從廠商的角度：易于批量生產(chǎn)、降低成本?！瘫阌陟`活組成計算機系統(tǒng)。17/232、總線標(biāo)準(zhǔn)包括哪些方面？機械結(jié)構(gòu)規(guī)范約定模塊尺寸、形狀、引腳數(shù)及位置等。功能規(guī)范約定引腳的名稱和功能、相互作用時應(yīng)遵守的協(xié)議及工作過程等。電氣規(guī)范約定引腳工作時的有效電平、轉(zhuǎn)換時間、負載能力、額定值和最大值等。18/233、常見的總線標(biāo)準(zhǔn)

QPI、DMI、PCI、ISA、EISA、SCSI、USB，等等總線開發(fā)者寬度頻率傳輸率ISAIBM，19848/168.33M8.33/16.66MB/sEISACompaq等，1988328.33M33.3MB/sAGPIntel，1996321/2/4/8×66.6M266.4MB/s…PCIIntel，199132/6433/66/133M132MB/s…19/23已發(fā)展出多個版本最新PCI-E3.0X16(10GB/s)即將出現(xiàn)PCI-E4.0(16GB/s)5.2.3總線設(shè)計要素1、總線寬度和頻率寬度：總線各功能組中的信號線數(shù)量，32或64；頻率：每秒數(shù)據(jù)傳輸?shù)拇螖?shù)，33M、66M、133M等；帶寬(bandwidth)：f-總線頻率、w-總線位寬、d-工作模式、L-通道數(shù)、E-編碼方式【例】PCI-E3.0總線，頻率8GHz，位寬為1b，全雙工，16通道，128/130編碼，求帶寬。BW=(f×w×d×L×E)÷8(Bps)BW

=(8G×1×2×16×128/130)÷8≈32GBps20/232.總線周期與操作過程①主設(shè)備申請總線，仲裁器裁決并批準(zhǔn)；主設(shè)備：申請并掌握總線權(quán)限的設(shè)備。從設(shè)備：與主設(shè)備對應(yīng)的設(shè)備?！偩€操作的基本步驟②主設(shè)備掌握總線，啟動總線周期，初始化；③從設(shè)備響應(yīng)，主從設(shè)備之間數(shù)據(jù)傳輸；④主設(shè)備釋放總線，結(jié)束總線周期?？偩€周期：通過總線完成一次完整數(shù)據(jù)傳輸?shù)臅r間；21/23※總線上的數(shù)據(jù)傳輸模式：單周期模式突發(fā)模式(burst)傳輸特點：申請1次，只分配1個總線周期，只傳送1次數(shù)據(jù)；傳輸特點：申請1次，分配多個總線周期，可傳輸多個數(shù)據(jù)字。22/233.總線的時序和控制（1）同步總線由統(tǒng)一的時序信號控制總線上的傳送操作。在固定時鐘周期內(nèi)完成傳送，由同步脈沖定時打入。時鐘T1T3T2T4地址讀出數(shù)據(jù)打入地址打入數(shù)據(jù)23/23

總線請求（2）異步總線√無固定的時鐘周期劃分；(主設(shè)備CPU)

總線批準(zhǔn)(CPU主設(shè)備)

主同步信號(主設(shè)備從設(shè)備)

從同步信號(從設(shè)備主設(shè)備)

總線周期

總線傳送

（時間可變）

（時間可變）

總線權(quán)切換24/23√總線周期由傳送的實際需要決定；√以異步應(yīng)答方式控制總線傳送操作；（3）擴展的同步總線以時鐘周期為時序基礎(chǔ)，允許總線周期中時鐘數(shù)可變。注意幾個“周期”概念：時鐘周期：CPU一步操作(1次內(nèi)部數(shù)據(jù)通路傳送)時間?？偩€周期：經(jīng)過總線的一次數(shù)據(jù)傳送(訪存)時間，通常包含若干時鐘周期。工作周期：指令周期中的一個操作階段?？砂鄠€總線周期。……總線請求CPU響應(yīng)釋放總線nTnT同步中引入了異步應(yīng)答思想25/234.總線的仲裁總線上可能掛接多個設(shè)備，為了解決總線控制權(quán)的競爭問題，必須有總線仲裁部件，以某種規(guī)則裁決、分配總線的控制權(quán)。26/23多個主設(shè)備提出總線控制請求時，一般采用優(yōu)先級或公平策略進行仲裁。按照總線仲裁電路的位置不同，仲裁方式分為：

集中式仲裁；分布（散）式仲裁；

集中式仲裁集中式仲裁中每個模塊有兩條線連到中央仲裁器：一條是送往仲裁器的總線請求（BR）信號線；一條是仲裁器送出的總線授權(quán)（BG）信號線。27/23常用三種仲裁方式：鏈?zhǔn)讲樵?；計?shù)器定時查詢；獨立請求方式；如后圖例所示（1）鏈?zhǔn)讲樵兗惺娇偩€仲裁總線授權(quán)總線仲裁器總線請求總線忙設(shè)備1設(shè)備2設(shè)備n總線授權(quán)信號被依次串行地傳送到所連接的外圍設(shè)備上進行比較。離總線控制器的邏輯距離決定，越近優(yōu)先級越高。28/23定時查詢計數(shù)總線仲裁器總線請求總線忙設(shè)備1設(shè)備2設(shè)備n（2）計數(shù)器定時查詢方式總線仲裁當(dāng)查詢計數(shù)器計數(shù)值與發(fā)出請求的設(shè)備編號一致時，中止查詢，該設(shè)備獲總線控制權(quán)。優(yōu)先級靈活：計數(shù)器初值、設(shè)備編號可通過程序設(shè)定，優(yōu)先次序可用程序控制。29/23（3）獨立請求方式總線仲裁總線忙總線請求總線授權(quán)設(shè)備1設(shè)備2設(shè)備n總線仲裁器總線請求總線授權(quán)總線請求總線授權(quán)各設(shè)備均通過專用請求信號線與仲裁器連接，且通過獨立的授權(quán)信號線接收總線批準(zhǔn)信號。30/23

分布式仲裁31/23設(shè)備需要控制總線時，發(fā)請求信號，并監(jiān)聽其它請求信號，各設(shè)備能判別自己的優(yōu)先級、以及能否在下一周期控制總線。缺點：信號線復(fù)雜；優(yōu)點：防止總線時間浪費設(shè)備1設(shè)備2設(shè)備n總線請求總線忙仲裁電路仲裁電路仲裁電路數(shù)據(jù)線5.2.4PCI-E總線介紹PCIE(PeripheralComponentInterconnectExpress):PCI-特快一種高速異步串行總線：差分線路、端到端的設(shè)備連接、多通路（1×~32×）、全雙工。Intel公司2001年在PCI基礎(chǔ)上提出；2003由PCI-SIG發(fā)布，逐漸成為主流總線標(biāo)準(zhǔn)。PCI1.0:工作頻率33MHz,傳輸率為132MB/s;PCI2.1:工作頻率66MHz,傳輸率為264/528MB/s;PCI-X:64位，66/133MHz,傳輸率高達1.06GB/s;PCI-E1.0:串行，2.5GHz、1×：單工250MB/s；2.0、3.0（8GHz、128/130編碼）、4.0、5.0(32GT/s)32/231、背景介紹2、PCI-E硬件協(xié)議事務(wù)層；數(shù)據(jù)鏈路層；物理層；33/23事務(wù)層數(shù)據(jù)鏈路層TXRXTXRX事務(wù)層數(shù)據(jù)鏈路層TXRXTXRX邏輯子層電氣子層發(fā)送端接收端D+D-D+D-物理層物理層根復(fù)合體芯片組RootComplex34/223、基于PCI-E的系統(tǒng)架構(gòu)虛擬PCIE橋存儲控制FSB-PCIE橋接FSB-PCIE橋接DDRDDRPCIE終端PCIE終端PCIE橋接傳統(tǒng)PCI設(shè)備顯示顯示控制FSB交換器SwitchCPUCPURC(根復(fù)合體)PCI-E采用基于Lane(通路)的端到端連接，收發(fā)報文。35/234、端口仲裁和虛通道仲裁設(shè)備不需獨占總線的全部Lanes資源。RC/Switch：仲裁各端口的優(yōu)先級（端口級仲裁）；虛通道(VC，VirtualChannel)：根據(jù)報文中的TC標(biāo)簽，仲裁報文轉(zhuǎn)發(fā)的優(yōu)先級（報文級仲裁）；§端口仲裁規(guī)則：Hardware-fixed，如輪詢(RR,RoundRobin)；Weighted-RR，加權(quán)輪詢;Time-basedWRR，時間片加權(quán)輪詢;§VC仲裁規(guī)則：StrictPriority、RR、Weighted-RR。思考：控制主-外信息的傳送，需要考慮哪些問題？CPU主存接口鍵盤接口硬盤系統(tǒng)總線主機外圍設(shè)備接口顯示器36/7主-外信息傳送的控制，從CPU角度，則需要綜合考慮以下問題：（1）主機啟動外設(shè)后，在外設(shè)準(zhǔn)備或I/O操作期間，主CPU等待還是并行執(zhí)行？（2）如果并行，那么I/O操作完成后，外設(shè)后如何通知主CPU執(zhí)行善后工作？（3）主CPU通過什么方式來實現(xiàn)具體的I/O操作控制？執(zhí)行程序？授權(quán)給硬件控制？授權(quán)給下級CPU？37/7主機與外圍設(shè)備之間的I/O操作通常有4種不同的工作模式:1、直接程序傳送方式(PIO)2、程序中斷方式(Interrupt)3、直接存儲器訪問(DMA)方式4、IOP或PPU方式(專用處理器/處理機)各種方式工作模式的核心差異在于：在數(shù)據(jù)I/O過程中，主CPU承擔(dān)的任務(wù)不同。38/7特征：主CPU執(zhí)行I/O程序?qū)崿F(xiàn)主-外的數(shù)據(jù)I/O；1.外設(shè)狀態(tài)空閑工作結(jié)束？啟動完成1次I/O停止再重復(fù)000110空閑：調(diào)用前，設(shè)備未工作；結(jié)束：調(diào)用后，設(shè)備完成了具體的I/O操作。在接口中設(shè)置狀態(tài)字來表示外設(shè)狀態(tài)。5.3直接程序傳送方式與接口39/7工作：設(shè)備在執(zhí)行I/O操作2.狀態(tài)查詢

啟動外設(shè)

外設(shè)就緒？NYI/O操作3.優(yōu)缺點硬件開銷小,實時處理能力差，并行程度低。4.應(yīng)用場合I/O效率要求不高、數(shù)據(jù)量少，如外設(shè)的診斷或調(diào)試。40/7※程序查詢方式接口功能模型.數(shù)據(jù)緩沖寄存器地址碼譯碼41/7IOWIOR命令/狀態(tài)字寄存器預(yù)處理系統(tǒng)總線外部設(shè)備PIO工作機制歸納如下：需要專用的I/O程序；主機CPU執(zhí)行I/O程序：不斷查詢外設(shè)狀態(tài)，進而控制具體的數(shù)據(jù)I/O過程（主機←→外設(shè)）。數(shù)據(jù)I/O過程中主CPU無法執(zhí)行其它計算任務(wù)，對其它外設(shè)的請求響應(yīng)慢。主CPU完全束縛于簡單的數(shù)據(jù)I/O控制，利用率低。42/75.4中斷方式與接口5.4.1中斷基本概念1.定義在程序運行過程中,如果發(fā)生某種隨機事態(tài)，CPU暫停當(dāng)前程序(被中斷)，轉(zhuǎn)而執(zhí)行該事態(tài)對應(yīng)的服務(wù)程序，結(jié)束后再恢復(fù)原程序的執(zhí)行。特征：程序切換+隨機性程序m發(fā)出中斷請求(設(shè)備1)中斷服務(wù)程序(設(shè)備1)切換返回中斷的基本原理程序1結(jié)束完成CPU：程序m→程序1→程序m中斷的實質(zhì)與特點（1）實質(zhì)程序切換方法：保存斷點，保護現(xiàn)場；恢復(fù)現(xiàn)場，返回斷點。時間：一條指令結(jié)束時切換。保證程序的完整性。（2）特點隨機性隨機發(fā)生的事態(tài)注意中斷與子程序調(diào)用的區(qū)別。（按鍵、故障）有意調(diào)用,隨機請求與處理的事態(tài)（調(diào)用打印機）隨機插入的事態(tài)（軟中斷指令插入程序任何位置）※兩者的區(qū)別:子程序的執(zhí)行由程序員事先安排，而中斷服務(wù)程序的執(zhí)行則是由隨機中斷事件觸發(fā)。子程序的執(zhí)行受主程序或上層程序控制，而中斷服務(wù)程序一般與被中斷的現(xiàn)行程序無關(guān)。一般不存在同時調(diào)用多個子程序，但可能發(fā)生多個外設(shè)同時向CPU發(fā)出中斷服務(wù)請求的情況。2.中斷的典型應(yīng)用（1）管理中、低速I/O操作,實現(xiàn)主-外并行工作對各事件以足夠快的速度進行處理，并在允許的時間尺度內(nèi)作出反應(yīng)。（3）故障處理（4）實時處理，Real-TimeProcessing（5）人機對話（6）多機通信（2）以軟中斷方式來處理系統(tǒng)調(diào)用，如讀寫磁盤硬-軟分界面中斷服務(wù)程序、中斷向量表3.中斷系統(tǒng)的軟硬件組織（1）軟件：（2）硬件接口方面：請求、屏蔽、傳遞、判優(yōu)等邏輯CPU方面：對中斷請求的響應(yīng)邏輯硬件范疇軟件范疇【例子】一種典型的中斷組織方法（1）列出系統(tǒng)中的各種中斷請求，如：外部中斷源：IREQ0-系統(tǒng)時鐘，如日歷鐘；IREQ1-實時時鐘，供實時處理用；IREQ2-通信中斷，組成多機系統(tǒng)或聯(lián)網(wǎng)時用；IREQ3-鍵盤；IREQ4-CRT顯示器；IREQ5-硬盤；IREQ6-軟盤；IREQ7-打印機內(nèi)部中斷源：掉電、溢出中斷、校驗錯誤等引起的中斷。軟中斷：INT1～INTn，可以根據(jù)需要進行擴充，作為系統(tǒng)的功能調(diào)用命令。（2）為各中斷源編制中斷服務(wù)程序；（3）將中斷服務(wù)程序的入口地址寫入中斷向量表；硬中斷:由硬件請求信號引發(fā)的中斷4.中斷方式的分類（1）硬件中斷與軟中斷軟中斷:由軟件觸發(fā)的中斷（2）內(nèi)中斷與外中斷內(nèi)中斷:中斷源來自主機內(nèi)部外中斷:中斷源來自主機外部（3）強迫中斷與自愿中斷強迫中斷:由故障和外部源引起，非程序中的安排自愿中斷:自中斷或軟中斷，在程序中有意安排的（4）可屏蔽中斷與非屏蔽中斷可屏蔽中斷:可以通過屏蔽字屏蔽該類請求，關(guān)中斷時不響應(yīng)該類請求。非屏蔽中斷:該類請求與屏蔽字無關(guān)；請求的響應(yīng)與開/關(guān)中斷無關(guān)。向量中斷:由硬件方式來確定服務(wù)程序入口地址;（5）向量中斷與非向量中斷非向量中斷:由軟件查詢確定服務(wù)程序入口地址;1.中斷請求的提出與傳遞（1）能產(chǎn)生中斷請求的前提條件？例如準(zhǔn)備就緒、任務(wù)完成等；外設(shè)有中斷請求需要：5.4.2中斷請求與優(yōu)先級（外中斷）該中斷請求未被屏蔽：例如屏蔽標(biāo)志為0先“屏蔽”，后請求先請求，后“屏蔽”請求

請求觸發(fā)器屏蔽脈沖有效請求請求

請求觸發(fā)器屏蔽脈沖請求有效請求1）使用單獨請求線（2）如何傳送中斷請求？CPU請求請求I/OI/O2）使用公共請求線3）混合方式傳送CPU公共請求I/OI/O…CPU公共請求I/OI/O…公共請求I/OI/O…2.中斷請求優(yōu)先級的判斷（1）中斷源優(yōu)先級順序的安排故障>

DMA

>外部設(shè)備引起的中斷（2）CPU當(dāng)前程序與外設(shè)請求的判優(yōu)現(xiàn)行程序的優(yōu)先級先查詢CPU的允許中斷標(biāo)志基本原則：高速操作優(yōu)先于低速操作,輸入優(yōu)先于輸出.=1，開中斷＜外設(shè)請求優(yōu)先級，響應(yīng)=0，關(guān)中斷再分析當(dāng)前程序的優(yōu)先級（PSW字段）≥外設(shè)請求優(yōu)先級，不響應(yīng)1）軟件判優(yōu)由程序查詢順序確定優(yōu)先級。[例]通過中斷控制器判優(yōu)（3）多個中斷請求之間的判優(yōu)可靈活修改優(yōu)先級。2）硬件判優(yōu)中斷控制器(如8259A)集中解決請求信號的接收、屏蔽、判優(yōu)、編碼等問題。（如后圖）外設(shè)請求8259A(設(shè)置IRR位、發(fā)出INTR)CPU(響應(yīng))：第1次INTA：判優(yōu)、置ISR位、清除IRR位、寫IVR；IRR：00010100IRQ:7………0IMR：00000100ISR：00001000不發(fā)INTR000101007………00000000000001000發(fā)INTRD7～D0INTRINTA初始化命令字ICWs操作命令字OCWsCPU→具體的中斷服務(wù)第2次INTA：通過D7~0輸出中斷號，根據(jù)EOI=0/1決定是否立即清除ISR位;中斷屏蔽字寄存器中斷號寄存器IVR中斷請求寄存器中斷服務(wù)寄存器

優(yōu)先級裁決器8259AIRQ0IRQ7優(yōu)先級高優(yōu)先級低5.4.3CPU對中斷請求的響應(yīng)（1）響應(yīng)條件有未被屏蔽中斷請求到達；CPU處于開中斷模式；CPU剛執(zhí)行完一條指令(非停機)；中斷源優(yōu)先級比當(dāng)前程序的優(yōu)先級更高；（2）如何形成中斷服務(wù)程序的入口地址?取決于中斷方式是向量中斷非向量中斷

中斷向量：

中斷向量表：

向量地址：1）非向量中斷(通過程序)將所有中斷源的中斷服務(wù)程序入口地址組織在公共查詢程序中；CPU響應(yīng)時執(zhí)行此查詢程序，確定中斷源對應(yīng)的服務(wù)程序入口地址。2）向量中斷(通過硬件)將所有中斷源的中斷服務(wù)程序入口地址(中斷向量)組織在中斷向量表中；CPU響應(yīng)時由硬件產(chǎn)生向量地址，據(jù)此查中斷向量表確定服務(wù)程序入口地址。中斷服務(wù)程序的入口地址+狀態(tài)字PSW；用來存放中斷向量的表（一段存儲區(qū)）用來訪問向量表的地址（也叫中斷指針）向量地址【例2】IBMPC的向量表M按字節(jié)編址。一個入口地址32位，占4個編址單元。（從主存0#單元開始安排）2#向量表

入口地址0

入口地址13#0號中斷源1號中斷源(單元地址)=2#+中斷號×10#向量表

入口偏移0

入口基址04#0號中斷源1號中斷源

入口偏移1

入口基址1向量地址=0#+中斷號×4【例1】模型機向量表（從主存2#單元開始安排）M按字編址，一個入口地址16位，占一個編址單元。（向量中斷方式）2、中斷的響應(yīng)過程CPU發(fā)INTA信號，進入IT關(guān)中斷、保存斷點和PSW取中斷號，轉(zhuǎn)換為向量地址，訪問中斷向量表讀取中斷向量后，準(zhǔn)備執(zhí)行中斷服務(wù)程序※中斷隱指令硬件自動完成執(zhí)行中斷隱指令中斷服務(wù)程序CPU響應(yīng)后只處理一個中斷源的請求，處理完畢后才能響應(yīng)新的中斷請求。

在某次中斷服務(wù)過程中，允許響應(yīng)處理更高優(yōu)先級的中斷請求?！袛喾?wù)程序的處理主要任務(wù)：CPU執(zhí)行中斷服務(wù)程序。（1）單級中斷：（2）多重中斷：單級中斷多重中斷中斷隱指令關(guān)中斷、保存斷點及PSW等，取服務(wù)程序入口地址及新的PSW關(guān)中斷、保存斷點及PSW等，取服務(wù)程序入口地址及新的PSW中斷服務(wù)程序如后圖所示如后圖所示單級中斷保護現(xiàn)場具體服務(wù)處理恢復(fù)現(xiàn)場開中斷返回外中斷：數(shù)據(jù)傳送禁止同級或更低級的中斷請求，允許更高級的請求多重中斷開中斷返回保護現(xiàn)場送新屏蔽字、開中斷具體服務(wù)處理關(guān)中斷恢復(fù)現(xiàn)場及原屏蔽字【注意】在響應(yīng)過程、保護現(xiàn)場、恢復(fù)現(xiàn)場等關(guān)鍵階段，應(yīng)關(guān)中斷響應(yīng)以防止被打擾?！纠坑嬎銠C有4級中斷，硬件優(yōu)先級：1>2>3>4，現(xiàn)通過設(shè)置屏蔽字將優(yōu)先級關(guān)系調(diào)整為：1>4>3>2，采用自動EOI模式。（1）屏蔽字如何設(shè)置？中斷服務(wù)程序P屏蔽字設(shè)置M[1]M[2]M[3]M[4]P1P2P3P4（2）若主程序運行時，同時出現(xiàn)第2、4級中斷請求，處理第2級中斷服務(wù)程序時，又出現(xiàn)第1、3級中斷請求，畫出運行過程圖。1111010001100111P4P3P2P1主24135.4.4中斷接口模型1.組成（寄存器級）D7~0IRQ0地址線寄存器選擇

命令字R狀態(tài)字R數(shù)據(jù)緩沖器

控制邏輯數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線中斷控制器INTINTA命令I(lǐng)RQ7狀態(tài)數(shù)據(jù)外部設(shè)備系統(tǒng)總線IRQi

MCPU主機（1）寄存器選擇對接口中的寄存器尋址。（2）命令字寄存器接收CPU發(fā)向外設(shè)的命令字，轉(zhuǎn)換為相應(yīng)操作命令送外設(shè)。命令字格式：接口板用代碼表示各種命令（3）狀態(tài)字寄存器反映設(shè)備和接口的各種運行狀態(tài)，用代碼表示狀態(tài)（4）數(shù)據(jù)緩沖器傳送數(shù)據(jù)，實現(xiàn)緩沖（5）控制邏輯請求信號產(chǎn)生邏輯（6）公用中斷控制器接收外設(shè)請求、屏蔽、判優(yōu)、送出公共請求；電平轉(zhuǎn)換邏輯擴展中斷源數(shù)量串-并轉(zhuǎn)換邏輯(串口)接收中斷批準(zhǔn)，送出中斷號（中斷類型碼）。D7~0IRQ0地址線寄存器選擇

命令字R狀態(tài)字R數(shù)據(jù)緩沖器

控制邏輯數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線中斷控制器INTINTA命令I(lǐng)RQ7狀態(tài)數(shù)據(jù)外部設(shè)備系統(tǒng)總線IRQi

MCPU主機（1）初始化：設(shè)置工作方式，送屏蔽字，分配中斷類型碼。（2）發(fā)啟動命令(送命令字)，啟動設(shè)備。（3）設(shè)備就緒，申請中斷。2.工作過程（外中斷）（4）中斷控制器匯集各請求，經(jīng)屏蔽、判優(yōu)，形成中斷號，向CPU發(fā)出INT。（5）CPU響應(yīng)，發(fā)批準(zhǔn)INTA。（6）中斷控制器送出中斷號。（7）CPU執(zhí)行中斷隱指令操作，準(zhǔn)備執(zhí)行服務(wù)程序。D7~0IRQ0地址線寄存器選擇

命令字R狀態(tài)字R數(shù)據(jù)緩沖器

控制邏輯數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線中斷控制器INTINTA命令I(lǐng)RQ7狀態(tài)數(shù)據(jù)外部設(shè)備系統(tǒng)總線IRQi

MCPU主機【例子】模型機需擴展兩個外中斷源，共用一個中斷號。3.中斷接口的設(shè)計主機發(fā)向外設(shè)的命令包括：啟動、停止、數(shù)據(jù)選通；外設(shè)的狀態(tài)包括：忙、完成、出錯?！救蝿?wù)】請為這兩個外中斷源設(shè)計中斷接口方案。【分析】結(jié)合中斷系統(tǒng)的工作場景，考慮設(shè)計此中斷接口時，需要解決哪些方面的問題？使用哪個中斷連接端口？控制命令、狀態(tài)信息如何編碼？接口的寄存器級結(jié)構(gòu)模型？分析其工作過程？啟動1停止1選通1啟動2停止2選通2543210命令字格式：狀態(tài)字格式：

忙1完成1出錯1忙2完成2出錯2IRQ2

通信(擴展)中斷控制器IRQ0系統(tǒng)時鐘IRQ1實時時鐘IRQ7打印機（1）確定中斷端口兩個中斷源共用一個端口：IRQ2（2）擬定各命令和狀態(tài)字的編碼【注意】如寄存器寬度為16，則其第15-6位(即高10位)未被使用（待擴展）。（3）畫出接口方案模型IRQ2地址線寄存器選擇命令1命令2狀態(tài)1狀態(tài)2控制邏輯數(shù)據(jù)線數(shù)據(jù)線命令狀態(tài)數(shù)據(jù)緩沖1數(shù)據(jù)線數(shù)據(jù)設(shè)備1系統(tǒng)總線8259中斷控制器D7-D0IRQ0INTINTAIRQ7數(shù)據(jù)緩沖2數(shù)據(jù)線數(shù)據(jù)設(shè)備2接口方案如右圖（4）分析工作過程IRQ2地址寄存器選擇命令1命令2狀態(tài)1狀態(tài)2控制邏輯數(shù)據(jù)數(shù)據(jù)控制狀態(tài)數(shù)據(jù)緩沖1數(shù)據(jù)數(shù)據(jù)設(shè)備1系統(tǒng)總線8259中斷控制器D7-D0IRQ0INTINTAIRQ7數(shù)據(jù)緩沖2數(shù)據(jù)數(shù)據(jù)設(shè)備2向量中斷+非向量中斷請求1與請求2在控制邏輯中形成公共請求IRQ2，送入8259進行屏蔽和判優(yōu)；CPU響應(yīng)后均執(zhí)行IRQ2的中斷服務(wù)程序CPU在IRQ2的中斷服務(wù)程序中查詢各設(shè)備狀態(tài)，確定中斷源，計算其入口地址，準(zhǔn)備轉(zhuǎn)入執(zhí)行該中斷服務(wù)程序(向量中斷方式)(非向量中斷方式)5.5

DMA方式及接口5.5.1DMA基本概念1、定義(DirectMemoryAccess)直接依靠硬件系統(tǒng)來控制主存與外設(shè)之間的數(shù)據(jù)傳送,傳送期間無需CPU干預(yù)，傳送結(jié)束后通常用中斷方式通知CPU。2、特點與應(yīng)用響應(yīng)隨機請求一般不影響CPU程序的執(zhí)行，僅占用總線、無程序切換大批量數(shù)據(jù)的簡單傳送71/19【典型的應(yīng)用場合】主存與高速I/O設(shè)備之間的簡單數(shù)據(jù)傳送。大批量數(shù)據(jù)采集系統(tǒng)動態(tài)存儲器（DRAM）的自動刷新72/193、DMA的數(shù)據(jù)傳送模式（1）單字傳送DMA請求獲得批準(zhǔn)后，CPU分配1個總線周期用于字或字節(jié)的傳送，再重新分配下一個總線周期的控制權(quán)(周期挪用/竊取)。（2）成組連續(xù)傳送方式DMA被批準(zhǔn)后，連續(xù)占用多個總線周期，成組連續(xù)批量地傳送，結(jié)束后將總線的控制權(quán)交回給CPU。73/194、DMA硬件系統(tǒng)的組織DMA方式控制I/O設(shè)備與主存數(shù)據(jù)直傳，應(yīng)明確：早期：由CPU和DMA接口協(xié)同控制;現(xiàn)代：設(shè)置專用的DMA控制器5、DMA初始化工作的步驟向接口送出I/O設(shè)備的尋址信息；向DMA控制器送出控制字，如傳送方向；向DMA控制器送出主存緩沖區(qū)首址；向DMA控制器送出傳送的數(shù)據(jù)量；（1）傳送方向、（2）設(shè)備尋址信息、（3）主存緩沖區(qū)首地址、（4）傳送的數(shù)據(jù)量，等等。74/195.5.2DMA控制器與接口的連接DMA控制器與設(shè)備接口方案，需考慮：①DMA控制器與設(shè)備接口是否分離？②數(shù)據(jù)傳送經(jīng)過DMA控制器，還是接口直接經(jīng)數(shù)據(jù)總線與主存交互？③如DMA控制器連接多臺設(shè)備，采取什么連接方式？④有多個DMA控制器，采用怎樣的DMA請求方式？75/19可以采用下列幾種方案：①單通道DMA控制器；②選擇型DMA控制器；③多路型DMA控制器；76/19①單通道DMA控制器數(shù)據(jù)傳送系統(tǒng)總線CPUM外圍設(shè)備設(shè)備接口DMA控制器DMA請求批準(zhǔn)DMA77/19②選擇型DMA控制器數(shù)據(jù)傳送系統(tǒng)總線CPUM外設(shè)設(shè)備接口DMA控制器DMA請求批準(zhǔn)DMA外設(shè)I/O總線78/19③多路型DMA控制器數(shù)據(jù)傳送系統(tǒng)總線CPUMDMA控制器外圍設(shè)備接口請求總線批準(zhǔn)總線外圍設(shè)備接口DMA請求DMA批準(zhǔn)如Intel823779/19系統(tǒng)總線CPUMDMA控制器接口接口外設(shè)外設(shè)1、DMA控制器功能（1）接收初始化信息（地址、傳送方向、主存首址、交換量）（2）接收外設(shè)DMA請求、判優(yōu)、向CPU申請總線傳送前（3）接管總線控制權(quán)，發(fā)出尋址、讀/寫命令I(lǐng)/O期間2、接口功能（1）接收初始化信息（外設(shè)尋址信息）（2）向DMA控制器發(fā)請求傳送前，外設(shè)準(zhǔn)備好（3）通過總進行線數(shù)據(jù)I/O傳送期間80/195.5.3DMA控制器的組成DREQ0-3DACK0-3INTEL8237DMA控制器內(nèi)部結(jié)構(gòu)請求D7-0A7-4ABI/O緩沖時序和控制邏輯輸出緩沖I/O緩沖優(yōu)先級的仲裁邏輯命令控制邏輯寄存器組與標(biāo)志觸發(fā)器A3-0DBCB

響應(yīng)81/195.5.4DMA傳送操作過程SIS0S1S2S4SWS3成組傳送總線空閑總線周期切換傳送判別單字傳送空閑已請求接管讀寫判別82/19延長1、系統(tǒng)連接方式5.5.5DMA模式的磁盤接口由兩級DMA控制:主板上DMA控制器：適配器內(nèi)DMA控制器：M

適配器適配器驅(qū)動器83/19系統(tǒng)總線MDMA控制器CPU磁盤驅(qū)動器磁盤適配器DMA控制器2、硬盤適配器粗框處理機接口

智能主控器驅(qū)動器接口系統(tǒng)總線磁盤驅(qū)動器繼續(xù)放大84/19I/O端口控制邏輯輸入通道320H輸出通道320H狀態(tài)緩沖器321H驅(qū)動器類型狀態(tài)寄存器322HDMA+中斷屏蔽寄存器323HZ-80RAM1KROM4KDMA控制器磁盤控制器編碼器、鎖相電路驅(qū)動器控制電路磁盤狀態(tài)緩沖器串行讀寫數(shù)據(jù)處理機接口智能主控器驅(qū)動器接口總線磁盤驅(qū)動器85/19I/O端口控制邏輯：（1）處理機接口(面向總線)處理機接口

智能主控器驅(qū)動器接口系統(tǒng)總線硬盤驅(qū)動器接收CPU送來的端口地址、讀/寫命令，訪問處理機接口中的相應(yīng)寄存器。（2）智能主控器(控制核心)微處理器：執(zhí)行硬盤控制程序。RAM：扇區(qū)緩存(存放2個扇區(qū)數(shù)據(jù))。ROM：存放硬盤控制程序(磁盤驅(qū)動+磁盤控制)。輸入、輸出、狀態(tài)緩沖、驅(qū)動器類型寄存、DMA/中斷請求和屏蔽等邏輯。86/19

(驅(qū)動器選擇、尋道方向選擇、讀、寫……)

(選中、就緒、尋道完成……)（3）驅(qū)動器接口(面向驅(qū)動器)DMA控制器：控制主控RAM與驅(qū)動器之間的數(shù)據(jù)傳送。硬盤控制邏輯：向驅(qū)動器送出控制命令并-串信號同步、控制串-并轉(zhuǎn)換：寫盤：主控RAM驅(qū)動器讀盤：驅(qū)動器串-并主控RAM驅(qū)動器控制邏輯：驅(qū)動器狀態(tài)邏輯：接收驅(qū)動器狀態(tài)信息處理機接口

智能主控器驅(qū)動器接口系統(tǒng)總線硬盤驅(qū)動器87/19

CPU向適配器送出磁盤邏輯地址（轉(zhuǎn)換：驅(qū)動器號、圓柱面號、磁頭號、起始扇區(qū)號、扇區(qū)數(shù)等物理地址）；向DMA控制器送出傳送方向、主存首址、交換量等初始化信息。3、硬盤DMA方式調(diào)用過程

適配器啟動尋道，并用中斷方式判尋道是否正確。(如不正確，重新尋道；正確，啟動磁盤讀/寫)總線MDMA控制器CPU磁盤驅(qū)動器磁盤適配器DMA控制器88/19

判斷適配器準(zhǔn)備是否準(zhǔn)備好。

讀盤：主控RAM滿1扇區(qū)

寫盤：主控RAM空1扇區(qū)CPU響應(yīng)DMA請求，由DMA控制器接管總線控制權(quán)，執(zhí)行I/O傳送。

批量傳送完畢，適配器申請中斷。CPU響應(yīng)中斷請求，執(zhí)行I/O操作的后續(xù)處理。發(fā)出DMA請求89/1990/155.6

IOP與PPU模式IOP(I/OProcessor)，即輸入輸出處理器。PPU(PeripheralProcessorUnit

)，外圍處理單元IOP與PPU發(fā)展的技術(shù)背景：高性能計算機系統(tǒng)中，要求能支持多種不同速度的設(shè)備，以適應(yīng)多種I/O吞吐率。普通DMA控制器，只能支持少量同類設(shè)備，靈活性不高，不能滿足要求。把主機CPU從繁雜的I/O控制中解放出來。91/15基本思路：在主機CPU之外,再增設(shè)專用的I/O處理單元受主機CPU控制可獨立執(zhí)行程序(指令)，以控制更復(fù)雜的I/O操作較好的對多種設(shè)備的適應(yīng)性可與主機CPU并行工作IOP與PPU方案應(yīng)運而生。IOP舉例：通道(Channel)就是一種典型的IOP模式。92/15[基本特點]通過執(zhí)行通道程序來控制I/O操作。5.6.1通道的系統(tǒng)結(jié)構(gòu)模型存儲管理部件多路型通道選擇型通道I/O總線I/O總線接口外設(shè)外設(shè)接口外設(shè)外設(shè)主存系統(tǒng)總線CPU93/15系統(tǒng)總線CPUM5.6.2常見的通道類型1、選擇型通道(單路)可同時連接多個外設(shè)，但每次只能選擇1個設(shè)備工作，該設(shè)備的I/O操作完成后，再切換設(shè)備。外設(shè)1外設(shè)nI/O總線…選擇型通道（單路）IOP數(shù)據(jù)I/O※當(dāng)前設(shè)備的I/O操作全部完成后，切換設(shè)備94/152、多路型通道字節(jié)多路型可連接多路外設(shè)，每個通路僅連接1個外設(shè)；每次只能選擇1路設(shè)備進行I/O操作；每次只傳輸1個字節(jié)，重新選擇通路(外設(shè))。數(shù)組多路型可連接多路外設(shè)，每個通路僅連接1個外設(shè)；每次只能選擇1路設(shè)備進行I/O；每次連續(xù)傳輸多個字節(jié)（即定長數(shù)據(jù)塊）后，重新選擇通路(外設(shè))。95/15字節(jié)多路型數(shù)據(jù)傳送系統(tǒng)總線CPUM外設(shè)1IOP字節(jié)多路型外設(shè)nI/O總線…※每次傳輸完成1個字節(jié)后，就要切換通路…96/15數(shù)組多路型數(shù)據(jù)傳送系統(tǒng)總線CPUM外設(shè)1IOP數(shù)組多路型外設(shè)nI/O總線…※每次傳輸完定長數(shù)據(jù)塊(多個字節(jié))后，再切換通路…97/15性能分析舉例：假設(shè)有P臺設(shè)備連接在通道上，每臺設(shè)備傳輸數(shù)據(jù)需要經(jīng)歷設(shè)備選擇和數(shù)據(jù)傳輸兩個時間段。分別用TSi、TDi和ni（字節(jié)）來表示第i臺設(shè)備的選擇時間、傳輸1字節(jié)數(shù)據(jù)所需時間和數(shù)據(jù)傳輸量，其中i=1～P。3、通道的特性對比每次數(shù)據(jù)傳輸量傳輸模式通道共