數(shù)學(xué)計(jì)算機(jī)《第4-7章》課件-第7章

第七章高速電路7.1高速信號(hào)和高速電路系統(tǒng)隨著電子技術(shù)、微電子技術(shù)和電子封裝技術(shù)的不斷發(fā)展,芯片尺寸越來越小,單片器件集成的功能越來越多;另外,電子設(shè)備中使用的信號(hào)頻率和元器件集成度也不斷提高,電路中信號(hào)的上升沿也越來越陡峭,這使得電路中的信號(hào)完整性問題變得越來越突出。與此同時(shí),電子系統(tǒng)也向低電壓、大電流、高速度、高集成度、高功耗的趨勢(shì)發(fā)展,因此電路中的電源完整性、電磁兼容的分析設(shè)計(jì)對(duì)產(chǎn)品的成敗也起著至關(guān)重要的作用。在高密度封裝以及高速電路系統(tǒng)中,SI、PI以及EMC特性對(duì)系統(tǒng)功能的影響尤其突出,高速電路PCB的布局布線設(shè)計(jì)也越來越重要。本章將介紹高速電路系統(tǒng)的基本概念以及常用的PCB設(shè)計(jì)原則及布局布線策略。第七章高速電路7.1高速信號(hào)和高速電路系統(tǒng)1.1低速信號(hào)和高速信號(hào)高速信號(hào)與低速信號(hào)的區(qū)別,不僅取決于信號(hào)本身的頻率,還取決于信號(hào)傳輸路徑的長(zhǎng)度,僅僅依靠信號(hào)頻率,并不能做出信號(hào)屬于高速還是低速的結(jié)論。綜合考慮信號(hào)頻率與其傳輸路徑的長(zhǎng)度,可以簡(jiǎn)單地認(rèn)為低速信號(hào)為傳輸路徑上各點(diǎn)的電平大致相同的信號(hào),高速信號(hào)為傳輸路徑上各點(diǎn)電平存在較大差異的信號(hào)。對(duì)于低速信號(hào),傳輸路徑上各點(diǎn)的狀態(tài)相同,在分析時(shí),可被集中成一點(diǎn);對(duì)于高速信號(hào),傳輸路徑上各點(diǎn)的狀態(tài)不相同,在分析時(shí),應(yīng)視為多個(gè)狀態(tài)不同的點(diǎn)。如何判斷信號(hào)傳輸路徑上的各點(diǎn)狀態(tài)是否相同呢?一般而言,在信號(hào)傳輸路徑的長(zhǎng)度小于信號(hào)有效波長(zhǎng)的1/6時(shí),可認(rèn)為在該傳輸路徑上,各點(diǎn)的電平狀態(tài)近似相同。信號(hào)波長(zhǎng)與信號(hào)頻率的關(guān)系如下:式中:λ為信號(hào)波長(zhǎng);c為信號(hào)在PCB上傳輸?shù)乃俣?該速度略低于光速,與信號(hào)走線所在的層有關(guān),為討論方便,此處將c視為常數(shù);f為信號(hào)的頻率。在c為常數(shù)的前提下,λ與f成反比,即信號(hào)頻率f越高,其波長(zhǎng)越短,則低速信號(hào)和高速信號(hào)分界點(diǎn)的信號(hào)線長(zhǎng)度越短,反之亦然。第七章高速電路7.1高速信號(hào)和高速電路系統(tǒng)因此,在信號(hào)頻率已知的前提下,可以確定低速信號(hào)和高速信號(hào)分界點(diǎn)的信號(hào)線長(zhǎng)度。此處的信號(hào)頻率應(yīng)采取信號(hào)的有效頻率而不是信號(hào)的周期頻率。如何獲得信號(hào)的有效頻率呢?當(dāng)信號(hào)周期頻率不是很高時(shí),在有現(xiàn)場(chǎng)測(cè)試電路的情況下,可直接測(cè)量信號(hào)的10%~90%上升時(shí)間,再利用式(7-2)計(jì)算得到信號(hào)的有效頻率:其中,Tr(10%~90%)為信號(hào)的10%~90%上升時(shí)間。在沒有現(xiàn)成電路的情況下,可假設(shè)信號(hào)的上升時(shí)間為信號(hào)周期的7%,此時(shí),信號(hào)有效頻率約為周期頻率的7倍。當(dāng)信號(hào)周期頻率很高(如大于1GHz)時(shí),判斷信號(hào)屬于高速還是低速,本身已沒有意義。綜上所述,獲得信號(hào)的有效頻率,根據(jù)式(71)可計(jì)算出信號(hào)的有效波長(zhǎng),然后根據(jù)1/6有效波長(zhǎng)與和走線長(zhǎng)度的關(guān)系便可判斷是高速信號(hào)還是低速信號(hào)。第七章高速電路7.1高速信號(hào)和高速電路系統(tǒng)1.2低速電路、高速電路和射頻電路當(dāng)信號(hào)在電路中從驅(qū)動(dòng)端到接收端傳輸時(shí)間大于信號(hào)的上升沿或下降沿的1/2時(shí),此電路就被視為高速電路,其定義式為:式中:tj為信號(hào)上升沿的上升時(shí)間(ns);tpd為信號(hào)從驅(qū)動(dòng)端到接收端的傳輸延時(shí)(ns)。在數(shù)字電路中,通常認(rèn)為當(dāng)導(dǎo)線的長(zhǎng)度大于信號(hào)波長(zhǎng)的1/7時(shí),即視為高速電路,反之則為低速電路。由麥克斯韋方程可知,當(dāng)電信號(hào)通過一個(gè)導(dǎo)體時(shí),會(huì)產(chǎn)生電磁波。當(dāng)信號(hào)頻率高于最高的音頻頻率時(shí),電磁波就開始從這個(gè)導(dǎo)體向外輻射。當(dāng)頻率高于數(shù)百兆赫時(shí),這個(gè)輻射很強(qiáng),通常將這個(gè)頻率或更高的頻率稱為射頻或微波,含有這種電信號(hào)的電路稱為射頻電路或者微波電路。與分析低速電路不同,分析高速電路或射頻電路時(shí),不僅要考慮電路或器件的集總特性,還需要考慮電路或器件的分布特性。比如,分布式電感是其電感量分布在導(dǎo)體的整個(gè)長(zhǎng)度上,而普通電感的電感值是集中在線圈中;分布式電容是其電容量分布在一段導(dǎo)線上,而非集中在一個(gè)電容器中。第七章高速電路7.2

高速電路系統(tǒng)PCB設(shè)計(jì)簡(jiǎn)介2.1傳統(tǒng)的PCB設(shè)計(jì)方法傳統(tǒng)的PCB設(shè)計(jì)依次經(jīng)過原理圖設(shè)計(jì)、版圖設(shè)計(jì)、PCB制作、測(cè)量調(diào)試等流程,如圖所示。原理圖的設(shè)計(jì)一般只能參考元器件數(shù)據(jù)手冊(cè)或者過去的設(shè)計(jì)經(jīng)驗(yàn)來進(jìn)行。而對(duì)于一個(gè)新的設(shè)計(jì)項(xiàng)目而言,可能很難根據(jù)具體情況對(duì)元器件參數(shù)、電流拓?fù)浣Y(jié)構(gòu)、網(wǎng)絡(luò)端接等做出正確的選擇。在傳統(tǒng)的PCB設(shè)計(jì)過程中,PCB的性能只有在制作完成后才能評(píng)定。在系統(tǒng)復(fù)雜程度越來越高、設(shè)計(jì)周期要求越來越短的情況下,需要改進(jìn)PCB的設(shè)計(jì)方法和流程,以適應(yīng)現(xiàn)代高速系統(tǒng)設(shè)計(jì)的需要。第七章高速電路7.2

高速電路系統(tǒng)PCB設(shè)計(jì)簡(jiǎn)介2.2針對(duì)高速電路的PCB設(shè)計(jì)方法在高速電路設(shè)計(jì)中,信號(hào)邊沿速率快,器件之間的干擾大,敷銅走線往往要視為傳輸線,許多傳統(tǒng)PCB設(shè)計(jì)中忽略的因素已經(jīng)成為影響高速數(shù)字系統(tǒng)性能的首要因素。基于信號(hào)完整性分析的高速PCB設(shè)計(jì)流程如圖所示。第七章高速電路7.2

高速電路系統(tǒng)PCB設(shè)計(jì)簡(jiǎn)介設(shè)計(jì)流程主要包含以下步驟:(1)所以在進(jìn)行PCB設(shè)計(jì)之前,必須建立或獲取高速數(shù)字信號(hào)傳輸系統(tǒng)各個(gè)環(huán)節(jié)的信號(hào)完整性模型。(2)在設(shè)計(jì)原理圖過程中,利用信號(hào)完整性模型對(duì)關(guān)鍵網(wǎng)絡(luò)進(jìn)行信號(hào)完整性預(yù)分析,依據(jù)分析結(jié)果來選擇合適的元器件參數(shù)和電路拓?fù)浣Y(jié)構(gòu)等。(3)在原理圖設(shè)計(jì)完成后,結(jié)合PCB的疊層設(shè)計(jì)參數(shù)和原理圖設(shè)計(jì),對(duì)關(guān)鍵信號(hào)進(jìn)行信號(hào)完整性原理分析,獲取元器件布局、布線參數(shù)等的解空間,以保證在此解空間中,最終的設(shè)計(jì)結(jié)果滿足性能要求。(4)在PCB版圖設(shè)計(jì)開始之前,將獲得的各信號(hào)解空間的邊界值作為版圖設(shè)計(jì)的設(shè)計(jì)規(guī)則,以此作為PCB版圖布局、布線的設(shè)計(jì)依據(jù)。(5)在PCB版圖設(shè)計(jì)過程中,對(duì)部分完成或全部完成的版圖設(shè)計(jì)進(jìn)行設(shè)計(jì)后的信號(hào)完整性分析,以確定實(shí)際的版圖設(shè)計(jì)是否符合預(yù)計(jì)的信號(hào)完整性要求(6)在PCB設(shè)計(jì)完成后,就可以進(jìn)行PCB制作,PCB制作參數(shù)的公差應(yīng)控制在規(guī)則允許范圍內(nèi)。(7)當(dāng)PCB制作完成后,要進(jìn)行一系列的測(cè)量調(diào)試。采用這套設(shè)計(jì)方法,通常不需要或只需要很少的重復(fù)修改設(shè)計(jì)及制作就能夠最終定稿,從而可以縮短產(chǎn)品開發(fā)周期,降低開發(fā)成本。第七章高速電路7.2

高速電路系統(tǒng)PCB設(shè)計(jì)簡(jiǎn)介2.3高速電路系統(tǒng)PCB設(shè)計(jì)關(guān)鍵技術(shù)1.信號(hào)完整性信號(hào)完整性是指信號(hào)在信號(hào)線上的質(zhì)量,即信號(hào)在電路中以正確的時(shí)序和電壓做出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收器,則可確定該電路具有較好的完整性。反之,當(dāng)信號(hào)不能正常響應(yīng)時(shí),就會(huì)出現(xiàn)信號(hào)完整性問題。高速PCB的信號(hào)完整性問題主要包括信號(hào)反射、串?dāng)_、信號(hào)延時(shí)和時(shí)序錯(cuò)誤等?；谛盘?hào)完整性分析的高速數(shù)字系統(tǒng)設(shè)計(jì)分析不僅能夠有效地提高產(chǎn)品的性能,而且可以縮短產(chǎn)品開發(fā)周期,降低開發(fā)成本。隨著信號(hào)完整性分析的模擬及計(jì)算分析方法的不斷完善和提高,利用信號(hào)完整性進(jìn)行計(jì)算機(jī)設(shè)計(jì)與分析的數(shù)字系統(tǒng)設(shè)計(jì)方法將會(huì)得到廣泛、全面的應(yīng)用。2.電磁兼容性國(guó)家標(biāo)準(zhǔn)GB/T4365—1995《電磁兼容術(shù)語》對(duì)電磁兼容定義為:“設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)境中的任何事物構(gòu)成不能承受的電磁騷擾的能力?！彼▋煞矫娴暮x:(1)設(shè)備、分系統(tǒng)或系統(tǒng)不應(yīng)該產(chǎn)生超過標(biāo)準(zhǔn)或規(guī)范規(guī)定的電磁騷擾發(fā)射限值,電磁騷擾發(fā)射是從騷擾源向外發(fā)出電磁能量的現(xiàn)象,它是引起電磁干擾的原因。第七章高速電路7.2

高速電路系統(tǒng)PCB設(shè)計(jì)簡(jiǎn)介(2)設(shè)備、分系統(tǒng)或系統(tǒng)應(yīng)滿足標(biāo)準(zhǔn)或規(guī)范規(guī)定的電磁敏感性限值或抗擾度限值的要求。電磁敏感性是指存在電磁騷擾的情況下,設(shè)備、分系統(tǒng)或系統(tǒng)不能避免性能降低能力;抗擾度是指設(shè)備、分系統(tǒng)或系統(tǒng)面臨電磁騷擾而不降低運(yùn)行性能的能力。一般電子系統(tǒng)的電磁兼容設(shè)計(jì),依據(jù)其設(shè)計(jì)的重要性可以分三個(gè)層次:器件及PCB一級(jí)的設(shè)計(jì)、接地系統(tǒng)的設(shè)計(jì)及屏蔽系統(tǒng)設(shè)計(jì)和濾波設(shè)計(jì)。實(shí)際高速電路PCB設(shè)計(jì)中,時(shí)鐘產(chǎn)生電路、塑料封裝內(nèi)部元件的輻射、不正確的布線、太大尺寸的走線、不良的阻抗控制等都可能成為電磁輻射源。PCB上的元件可能是射頻能量的接收器,它們很容易從I/O電纜接收有害的輻射干擾,并將這個(gè)有害能量傳送到容易受損的電路和設(shè)備中。在PCB設(shè)計(jì)階段處理好EMC問題,是使設(shè)備、分系統(tǒng)或系統(tǒng)達(dá)到電磁兼容標(biāo)準(zhǔn)最有效、成本最低的手段。3.電源完整性電源完整性是指系統(tǒng)運(yùn)行過程中電源波動(dòng)的情況,或者指電源波形的質(zhì)量。在高速數(shù)字電路中,當(dāng)數(shù)字集成電路上電工作時(shí),它內(nèi)部的門電路輸出會(huì)發(fā)生從高到低或者從低到高的狀態(tài)轉(zhuǎn)換,這時(shí)會(huì)產(chǎn)生一個(gè)瞬間變化的電流,這個(gè)電流在流經(jīng)返回路徑上存在的電感時(shí)會(huì)形成交流壓降,從而引起地彈噪聲。當(dāng)同時(shí)發(fā)生狀態(tài)轉(zhuǎn)換的輸出緩沖器較多時(shí),這個(gè)壓降將足夠大,從而影響電源質(zhì)量,導(dǎo)致電源完整性問題。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語3.1電流導(dǎo)體中的自由電子在電場(chǎng)力的作用下做有規(guī)則的定向運(yùn)動(dòng)就形成了電流。電流的大小稱為電流強(qiáng)度,是指單位時(shí)間內(nèi)通過導(dǎo)線某一截面的電荷。電流的國(guó)際單位為安培(A),其它常用的單位還有毫安(mA)、微安(μA)等。在高速電路中,電流在導(dǎo)體中呈現(xiàn)出趨膚效應(yīng),頻率越高,PCB電流越趨于在導(dǎo)體的表面流動(dòng),導(dǎo)線實(shí)際的電阻就越大。趨膚效應(yīng)是高速電路設(shè)計(jì)中要特別注意的問題。3.2電壓電壓也稱電勢(shì)差或電位差,是衡量單位電荷在靜電場(chǎng)中由于電勢(shì)不同所產(chǎn)生的能量差的物理量。電壓在數(shù)值上等于電場(chǎng)強(qiáng)度沿一規(guī)定路徑從一點(diǎn)到另一點(diǎn)的線積分,也可以說是將單位正電荷沿電路中的一點(diǎn)推向另一點(diǎn)所做的功。做功越多電壓就越大,電路中電壓表現(xiàn)了電場(chǎng)力推動(dòng)電荷做功的能力。在無旋場(chǎng)條件下,電壓與路徑無關(guān),它等于兩點(diǎn)之間的電位差。電壓的大小可以用下面的公式計(jì)算:第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語3.3直流和交流強(qiáng)度與方向都隨時(shí)間做周期性變化的電流叫做交變電流,簡(jiǎn)稱交流電。其電流的方向、大小會(huì)隨時(shí)間改變。直流電則是電流方向不隨時(shí)間做周期性變化的電流。直流分為交變直流、標(biāo)準(zhǔn)直流、脈沖直流等。電池及開關(guān)電源輸出的,一般認(rèn)為是標(biāo)準(zhǔn)直流;交變直流類似交流電,但它不呈周期性變化,電流方向會(huì)對(duì)調(diào)但不是周期性的;脈沖直流則為周期性的沖擊電流,電流方向是一定的。一般只考慮標(biāo)準(zhǔn)直流,所以直流電一般認(rèn)為是標(biāo)準(zhǔn)直流。實(shí)際電路中,基本沒有理想的直流,電壓或者電流紋波始終存在。電路設(shè)計(jì)時(shí),要根據(jù)電路性能要求設(shè)計(jì)濾波電路,使紋波系數(shù)在系統(tǒng)性能要求范圍內(nèi)。3.4頻率頻率通常用f表示,是指每秒中包含的完整正弦波周期數(shù),單位是Hz。角頻率以弧度每秒來度量?；《认穸葦?shù)一樣,描述了周期的一部分,一個(gè)完整周期的弧度為2π。通常用希臘字母ω來表示角頻率。正弦波的頻率與角頻率的關(guān)系如下:第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語3.5諧波從嚴(yán)格的意義來講,諧波是指電流中所含有的頻率為基波的整數(shù)倍的電量,一般是指對(duì)周期性的非正弦電量進(jìn)行傅立葉級(jí)數(shù)分解,其余大于基波頻率的電流產(chǎn)生的電量。從廣義上講,由于交流電網(wǎng)有效分量為工頻單一頻率,因此任何與工頻頻率不同的成分都可以稱為諧波。諧波產(chǎn)生的原因主要有:由于正弦電壓加壓于非線性負(fù)載,基波電流發(fā)生畸變產(chǎn)生諧波。諧波會(huì)降低系統(tǒng)容量,加速設(shè)備老化,縮短設(shè)備使用壽命甚至損壞設(shè)備,浪費(fèi)電能等。3.6濾波濾波是將信號(hào)中特定波段頻率濾除的操作,是抑制和防止干擾的一項(xiàng)重要措施。只允許一定頻率范圍內(nèi)的信號(hào)成分正常通過,而阻止另一部分頻率成分通過的電路,叫做濾波電路或者濾波器。實(shí)際上,任何一個(gè)電子系統(tǒng)都具有自己的頻帶寬度,頻率特性反映出了電子系統(tǒng)的這個(gè)基本特點(diǎn)。而濾波器則是根據(jù)電路參數(shù)對(duì)電路頻帶寬度的影響而設(shè)計(jì)出來的工程應(yīng)用電路。在高速電路中,信號(hào)對(duì)頻率特性更加敏感,不管是電源濾波還是關(guān)鍵信號(hào)的濾波設(shè)計(jì)對(duì)系統(tǒng)性能都有重要的影響,對(duì)濾波電路設(shè)計(jì)方法的研究一直是高速電路設(shè)計(jì)領(lǐng)域研究的關(guān)鍵問題之一。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語3.7時(shí)序數(shù)字電路系統(tǒng)中對(duì)信號(hào)的每個(gè)操作都會(huì)占用一定的時(shí)間,稱之為工作周期。不同操作的執(zhí)行是有順序的,但是如何確定這些操作的執(zhí)行順序呢?時(shí)序信號(hào)就是一個(gè)用來確定何時(shí)執(zhí)行何種操作的標(biāo)志,也就是說時(shí)序信號(hào)可確定各種操作的執(zhí)行順序。在高速數(shù)字系統(tǒng)中,很高的時(shí)鐘頻率和高速的數(shù)據(jù)傳輸對(duì)系統(tǒng)的時(shí)序設(shè)計(jì)提出了苛刻的要求。時(shí)序設(shè)計(jì)是在滿足系統(tǒng)性能要求的條件下,設(shè)計(jì)能夠保證電路正常工作所需要的各種時(shí)間參量。系統(tǒng)的時(shí)序設(shè)計(jì)是苛刻的,是系統(tǒng)能夠按照時(shí)序正常工作的保證。要進(jìn)行合理的時(shí)序設(shè)計(jì),必須對(duì)信號(hào)傳輸中的幾個(gè)時(shí)間概念有充分的理解。這些時(shí)間概念有建立時(shí)間、保持時(shí)間和時(shí)鐘有效到輸出的時(shí)延。建立時(shí)間是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前,器件能夠接收數(shù)據(jù)而要求數(shù)據(jù)保持穩(wěn)定的最小時(shí)間,如果建立時(shí)間不夠,數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器;保持時(shí)間是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后,器件能夠接收數(shù)據(jù)而要求數(shù)據(jù)保持穩(wěn)定的最小時(shí)間,如果保持時(shí)間不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器。時(shí)鐘有效到輸出的時(shí)延是從時(shí)鐘有效到觸發(fā)器件的時(shí)刻到器件輸出數(shù)據(jù)的時(shí)刻這兩個(gè)時(shí)刻的時(shí)間差。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語下圖說明了建立時(shí)間TSU、保持時(shí)間TH和輸出時(shí)延TCO的含義。在進(jìn)行時(shí)序設(shè)計(jì)時(shí),就要保證設(shè)計(jì)的時(shí)序邏輯能滿足信號(hào)正常傳輸?shù)臅r(shí)間要求。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語3.8相移相移是描述信號(hào)相位變化的度量,通常以度作為單位。當(dāng)信號(hào)以周期的方式變化時(shí),信號(hào)波形循環(huán)一周為360°。在信號(hào)傳輸過程中,由于電抗元件的存在,或者各種信號(hào)的干擾,電路輸入端和輸出端的信號(hào)在相位上會(huì)存在差別,這個(gè)相位的差別就是相移。信號(hào)相移會(huì)導(dǎo)致輸入、輸出信號(hào)在時(shí)間上的不同步,進(jìn)而影響系統(tǒng)性能。在高速電路設(shè)計(jì)中,有時(shí)候很小的相位噪聲就會(huì)對(duì)系統(tǒng)性能產(chǎn)生嚴(yán)重的影響,因此,在電路設(shè)計(jì)和布局布線時(shí)要盡可能減小發(fā)生相移的可能性。電路設(shè)計(jì)時(shí)可以通過以下兩種關(guān)鍵技術(shù)降低板上的確定性信號(hào)抖動(dòng):(1)完全以差分形式收發(fā)信號(hào)。諸如LVD或PECL等一些以差分方式收發(fā)信號(hào)的慣例,都能極大降低確定性抖動(dòng)的影響,而且這種差分通路還能消減信號(hào)通路上的所有干擾和串?dāng)_。由于這種信號(hào)收發(fā)系統(tǒng)對(duì)共模噪聲本來就有高度抑制能力,因此差分形式本來就有消除抖動(dòng)的趨向。(2)仔細(xì)布線。只要可能,就要避免出現(xiàn)寄生信號(hào),因?yàn)檫@種信號(hào)可能會(huì)通過串?dāng)_或干擾對(duì)信號(hào)通路產(chǎn)生影響。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語3.9阻抗阻抗是電路中電阻、電感、電容對(duì)交流電的阻礙作用的統(tǒng)稱。當(dāng)通過電路的電流是直流電時(shí)，電阻與阻抗相等，電阻可以視為相位為零的阻抗。阻抗包括導(dǎo)線和回路之間的阻抗以及一對(duì)電源回路之間的阻抗，是導(dǎo)線及其回路或電源回路之間電感和電容的函數(shù)。實(shí)際電路中，零阻抗的導(dǎo)線或者傳輸介質(zhì)是不存在的，隨著信號(hào)頻率的提高，阻抗對(duì)信號(hào)質(zhì)量的影響不斷增大。實(shí)際電路設(shè)計(jì)時(shí)，為了減小阻抗對(duì)信號(hào)質(zhì)量的影響，通常的做法是要求負(fù)載阻抗和傳輸線的特征阻抗相等，即阻抗匹配。特征阻抗是這樣定義的：當(dāng)信號(hào)在傳輸線上傳播時(shí)，信號(hào)感受到的瞬態(tài)阻抗與單位長(zhǎng)度電容和材料的介電常數(shù)有關(guān)，對(duì)于均勻傳輸線，恒定的瞬態(tài)阻抗說明了傳輸線的特性，稱為特征阻抗。特征阻抗與PCB導(dǎo)線所在的板層、PCB所用的材質(zhì)、走線寬度、導(dǎo)線與平面的距離等因素有關(guān)，與走線長(zhǎng)度無關(guān)。3.10去耦和旁路去耦是去除在元件切換時(shí)從高頻元件進(jìn)入到電源分配網(wǎng)絡(luò)中的RF能量。去耦電容的主要功能就是提供一個(gè)局部的直流電源給有源器件，將噪聲引導(dǎo)到地，以減少開關(guān)噪聲在板上的傳播。去耦電容還可以為元件提供局部化的直流電壓源，降低跨板浪涌電流的干擾。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語旁路是從元件或走線中轉(zhuǎn)移出不需要的共模RF能量。這主要是通過產(chǎn)生一個(gè)通交流的分路，將噪聲干擾能量導(dǎo)入地，交流旁路消除無用的能量進(jìn)入敏感的部分，另外還可以提供基帶濾波功能。去耦和旁路可以防止能量從一個(gè)電路傳播到另一個(gè)電路上，進(jìn)而提高電源分配系統(tǒng)的質(zhì)量。從電路來說，總是存在驅(qū)動(dòng)源和被驅(qū)動(dòng)的負(fù)載。如果負(fù)載電容太大，驅(qū)動(dòng)電路要給電容充電、放電，才能完成信號(hào)的跳變，在上升沿比較陡峭的時(shí)候，電流比較大，這樣驅(qū)動(dòng)的電流就會(huì)吸收很大的電源電流，這就是耦合。去耦電容就是起到一個(gè)電池的作用，滿足驅(qū)動(dòng)電路電流的變化，避免相互間的耦合干擾。旁路電容實(shí)際也是去耦合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關(guān)噪聲提供一條低阻抗的泄防通道。旁路是把輸入信號(hào)中的干擾作為濾除對(duì)象，而去耦是把輸出信號(hào)的干擾作為濾除對(duì)象，防止干擾信號(hào)返回電源。3.11差分信號(hào)差分信號(hào)指在一對(duì)存在耦合的傳輸線上傳輸?shù)男盘?hào)。一條傳輸線上傳輸信號(hào)本身,另一條上傳輸它的互補(bǔ)信號(hào),通常采用兩個(gè)輸出驅(qū)動(dòng)器驅(qū)動(dòng)兩條傳輸線。在接收端被識(shí)別的信號(hào)就是兩條傳輸線的電位差,通過比較這兩個(gè)電壓的差值來判斷邏輯狀態(tài)“0”還是“1”,它攜帶了傳遞的信息。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語在實(shí)際電路中,差分信號(hào)走線與單端信號(hào)走線相比,具有抗干擾能力強(qiáng)、抑制EMI性能強(qiáng)、時(shí)序定位準(zhǔn)確等優(yōu)點(diǎn),這種優(yōu)勢(shì)在高速電路中體現(xiàn)得更加明顯。但是實(shí)際走線時(shí),差分走線必須等長(zhǎng)、等寬、緊密靠近,因此對(duì)電路板的面積要求比單端信號(hào)走線要高。實(shí)際布線中,對(duì)差分信號(hào)走線常規(guī)的要求有兩點(diǎn):一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng),等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性,減小共模分量;二是兩線的間距要一直保持不變,也就是要保持平行。3.12傳播時(shí)間在計(jì)算機(jī)通信網(wǎng)絡(luò)中,傳播時(shí)間是這樣定義的:數(shù)據(jù)在收、發(fā)兩端的線路間傳輸所用的時(shí)間。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語在實(shí)際電路中,信號(hào)在傳輸線上的絕對(duì)傳播時(shí)間實(shí)際上非常短,是可以忽略不計(jì)的。但是考慮信號(hào)的同步性和時(shí)序操作的一致性,一般要求有特定時(shí)序關(guān)系的導(dǎo)線最好有相同的長(zhǎng)度,且長(zhǎng)度越短越好。這實(shí)際上與PCB一般的布局、布線規(guī)則是一致的。3.13時(shí)間常數(shù)時(shí)間常數(shù)是表征電路瞬態(tài)過程中響應(yīng)變化快慢的物理量,具有時(shí)間量綱。電路的時(shí)間常數(shù)越小其響應(yīng)變化越快,反之就越慢。在電阻、電容的電路中,時(shí)間常數(shù)是電阻和電容的乘積。若電容的單位是F(法拉),電阻的單位是Ω,則時(shí)間常數(shù)的單位就是s。在電阻、電感電路中,電流是按指數(shù)規(guī)律從初值單調(diào)地衰減到零,其時(shí)間常數(shù)等于電感除以電阻。高速電路設(shè)計(jì)中,電路時(shí)間常數(shù)的設(shè)計(jì)通常與帶寬的設(shè)計(jì)緊密聯(lián)系,電路的時(shí)間常數(shù)越小,電路對(duì)信號(hào)變化的響應(yīng)越快,對(duì)高頻信號(hào)的處理能力就強(qiáng);反之,時(shí)間常數(shù)越大,電路對(duì)信號(hào)變化的響應(yīng)越慢,對(duì)高頻信號(hào)的處理能力就弱。3.14帶寬帶寬用來表示頻譜中有效的最高正弦波頻率分量,為了充分近似時(shí)域波形的特征,這是需要包含的最高正弦波頻率,所有高于帶寬的頻率分量都可忽略不計(jì)。值得注意的是,帶寬的選擇對(duì)時(shí)域波形的最短上升時(shí)間有直接的影響。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語在高速電路設(shè)計(jì)階段,帶寬設(shè)計(jì)是非常重要的環(huán)節(jié)。相同參數(shù)的電路在不同的頻段會(huì)表現(xiàn)出截然不同的特性,因此要求設(shè)計(jì)的電路既要保證在頻率允許范圍內(nèi)的信號(hào)質(zhì)量,又要避免其它頻段的信號(hào)進(jìn)入電路引起干擾。帶寬電路的設(shè)計(jì)通常涉及濾波器電路的設(shè)計(jì)。3.15傳輸線當(dāng)時(shí)鐘頻率超過100MHz、邊沿率小于1ns時(shí),長(zhǎng)度超過1英寸的互連線就開始表現(xiàn)出傳輸線和天線效應(yīng)。傳輸線的主要效應(yīng)就是當(dāng)信號(hào)通過互連線時(shí),會(huì)引起時(shí)延、色散和衰減。通常,當(dāng)傳輸線的物理長(zhǎng)度大于數(shù)字信號(hào)上升邊延伸的1/6時(shí),就必須將互連線視為傳輸線。高速電路中的信號(hào)通常具有高速、高頻的特性,為了避免出現(xiàn)上述的時(shí)延、色散和衰減現(xiàn)象,在高速電路布局布線設(shè)計(jì)時(shí),要避免使傳輸線通過或者靠近互連線。3.16反射反射是由于傳輸線的阻抗突變引起的。信號(hào)沿傳輸線在傳播過程中都會(huì)感受到一個(gè)瞬態(tài)阻抗,如果這個(gè)瞬態(tài)阻抗發(fā)生變化,信號(hào)將在阻抗變化處發(fā)生反射,一部分信號(hào)將沿著與原傳播方向相反的方向傳播,而另一部分則發(fā)生失真并繼續(xù)傳播下去。反射的信號(hào)量和繼續(xù)向前傳播的信號(hào)量大小由瞬態(tài)阻抗的變化量決定。信號(hào)反射是信號(hào)完整性最基本的問題之一,是單一網(wǎng)絡(luò)中所有信號(hào)質(zhì)量問題的根源。反射引起的信號(hào)失真程度受兩個(gè)重要參數(shù)影響:信號(hào)的上升時(shí)間與傳輸線的阻抗突變大小。第七章高速電路7.3

高速電路相關(guān)電子學(xué)術(shù)語3.17串?dāng)_在一根信號(hào)線上有信號(hào)通過時(shí),在PCB上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào),這種現(xiàn)象稱為串?dāng)_。信號(hào)線距離地線越近,線間距越大,產(chǎn)生的串?dāng)_信號(hào)越小。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。串?dāng)_是高速、高密度PCB設(shè)計(jì)中需要重點(diǎn)考慮的問題。在高速數(shù)字系統(tǒng)設(shè)計(jì)中,串?dāng)_現(xiàn)象非常普遍。串?dāng)_可能會(huì)出現(xiàn)在PCB、連接器、芯片封裝與連接器電纜等器件上。串?dāng)_會(huì)產(chǎn)生兩方面的影響:首先,串?dāng)_會(huì)通過改變傳輸線的傳輸特性來影響信號(hào)完整性以及時(shí)序特性;其次,串?dāng)_會(huì)對(duì)其它傳輸線產(chǎn)生噪聲,更進(jìn)一步降低信號(hào)質(zhì)量,導(dǎo)致噪聲裕量變小。3.18電磁干擾電磁干擾指電路板發(fā)出的雜散能量或外部進(jìn)入電路板的雜散能量,它包括傳導(dǎo)型EMI、輻射型EMI和靜電放電或雷電引起的EMI。傳導(dǎo)型和輻射型EMI具有差模和共模表現(xiàn)形式。3.19信號(hào)完整信號(hào)完整是指信號(hào)在電路中能夠以正確的時(shí)序和電壓做出響應(yīng)。信號(hào)完整性是指信號(hào)在信號(hào)線上的質(zhì)量。如果電路中的信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收器,則可確定該電路具有較好的完整性。反之,當(dāng)信號(hào)不能正常響應(yīng)時(shí),就會(huì)出現(xiàn)信號(hào)完整性問題。第七章高速電路7.4高速電路中常用電子元件特性分析4.1電阻在低速電路中,等效理想電阻器的參數(shù)只與結(jié)構(gòu)的幾何尺寸和材料特性有關(guān),PCB中的傳輸線電阻也是固定的。在高速電路中,隨著頻率的升高,傳輸線中的電流重新分布以減小回路阻抗。趨膚效應(yīng)使得電流分布在傳輸線的表面,電流趨向表面分布使得傳輸線的有效面積減小了,從而增加了傳輸線的等效電阻;另外,傳輸線的電感量也隨著頻率的增加而增大。傳輸線在高頻段的等效模型如圖所示。圖中Rcab為傳輸線等效電阻,Lcab為傳輸線等效電感。因此,在高頻電路中要特別重視傳輸線的作用,要盡可能地縮短長(zhǎng)度或者增加截面積,以減小導(dǎo)線高頻特性對(duì)電路性能的影響。但是,在一些特殊的情況下,也可以利用傳輸線的阻抗實(shí)現(xiàn)濾波作用。第七章高速電路7.4高速電路中常用電子元件特性分析對(duì)于PCB中的電阻器,隨著頻率的升高,其寄生電容和寄生電感特性也越來越明顯。高速電路中,電阻的高頻等效電路如圖所示。圖中,R為理論電阻值,L為寄生電感值,C為寄生電容值,ZR為等效阻抗值。等效阻抗可以用下式計(jì)算得到:其中,ω為信號(hào)頻率。不同種類的電阻,其高頻特性也不同,如繞線電阻的寄生電感要比金屬膜電阻的寄生電感高。因此,在高速電路設(shè)計(jì)中,隨著信號(hào)傳輸速度和信號(hào)頻率的不斷提高,電阻的選型以及PCB的電磁兼容設(shè)計(jì)也越來越重要。第七章高速電路7.4高速電路中常用電子元件特性分析4.2電容任意兩個(gè)導(dǎo)體間的電容量本質(zhì)上是對(duì)兩個(gè)導(dǎo)體在一定電壓下的儲(chǔ)存電荷能力的度量。電容器的電容量取決于電容器兩個(gè)電極的幾何結(jié)構(gòu)和周圍介質(zhì)的材料屬性,而與施加的電壓完全無關(guān)。由于實(shí)際電容器存在漏電阻和系統(tǒng)等效串聯(lián)電阻,即使是在低頻下,實(shí)際電容器也并不是純粹的電容,它存在絕緣漏電阻Rp和等效串聯(lián)電阻Rs。除此之外,在高頻情況下還會(huì)有漏電抗存在。實(shí)際電容器的等效電路如圖所示。圖中,L為寄生電感,C為理論電容值,Zc為電容器實(shí)際阻抗。由于漏電阻遠(yuǎn)小于系統(tǒng)等效串聯(lián)電阻,實(shí)際分析時(shí)可以簡(jiǎn)化不計(jì)漏電阻的影響,這樣實(shí)際電容器的阻抗可以用下式近似表示:其中,ω為信號(hào)頻率。第七章高速電路7.4高速電路中常用電子元件特性分析由此可見,隨著頻率的增加,電容器的阻抗更多地取決于寄生電感的大小。這意味著在高頻段,電容器實(shí)際上更像是一個(gè)電感而不是電容。除了電容器以外,實(shí)際PCB中任意兩個(gè)相鄰的導(dǎo)體之間都存在電容,電容對(duì)描述信號(hào)如何與互連線相互影響起著重要的作用,而且它也是互連線建模的四個(gè)基本理想電路元件之一。電容的微妙之處在于即使兩個(gè)導(dǎo)體間沒有直接的連接線,導(dǎo)體之間也總是有電容的。電流可以流經(jīng)這些電容,從而造成了串?dāng)_和其它信號(hào)完整性問題。PCB的走線與鄰近導(dǎo)體存在寄生電容。這個(gè)寄生電容隨著電路頻率的增加而增大,在高頻時(shí)可能流過足夠大的電流而影響信號(hào)的質(zhì)量,導(dǎo)致信號(hào)畸變退化。4.3電感和磁珠電感由磁芯和線圈組成，磁珠由氧磁體組成，雖然可以說電感和磁珠都是磁性元件，但是兩者卻有本質(zhì)的區(qū)別。磁珠把交流信號(hào)轉(zhuǎn)化為熱能，電感把交流信號(hào)存儲(chǔ)起來，緩慢地釋放出去，因此說電感是儲(chǔ)能元件，而磁珠是能量轉(zhuǎn)換器件。電感的磁材是不封閉的，典型結(jié)構(gòu)是磁棒，磁力線一部分通過磁棒，還有一部分是在空氣中的；而磁珠的磁材是封閉的，典型結(jié)構(gòu)是磁環(huán)，幾乎所有磁力線都在磁環(huán)內(nèi)，不會(huì)散發(fā)到空氣中。磁環(huán)中的磁場(chǎng)強(qiáng)度不斷變化，會(huì)在磁材里感應(yīng)出電流，選用高磁滯系數(shù)和低電阻率的磁材就能把這些高頻能量轉(zhuǎn)換成熱能，進(jìn)而消耗掉。而電感則相反，要選低磁滯系數(shù)和高電阻率的磁材，以盡可能使電感在整個(gè)頻帶內(nèi)呈現(xiàn)一致的電感值。所以，結(jié)構(gòu)第七章高速電路7.4高速電路中常用電子元件特性分析和磁材的差異決定了磁珠和電感的本質(zhì)差異。磁珠把高頻消耗掉了，而且沒有對(duì)外的“磁泄漏”，而電感則因?yàn)榇挪牟环忾]，會(huì)把大量的高頻信號(hào)傳到外部空間，引起電磁兼容問題，因此在高速電路使用中要特別注意。在實(shí)際應(yīng)用中，電感多用于電源濾波回路，磁珠多用于信號(hào)回路；磁珠主要用于抑制電磁輻射干擾，而電感用于這方面則側(cè)重于抑制傳導(dǎo)性干擾。電感和磁珠隨著電路中頻率的變化，其對(duì)外表現(xiàn)的特性也隨著變化。對(duì)于電感，在低頻段，阻抗由電感決定，在直流時(shí)等于線圈的電阻；在電感的諧振頻率段，等效電感和寄生電容產(chǎn)生并聯(lián)諧振，此時(shí)阻抗達(dá)到最大；隨著頻率的增加，寄生電容起主要作用，此時(shí)的電感器更像是一個(gè)電容器。對(duì)于磁珠，在高頻段，其阻抗主要由電阻成分構(gòu)成，隨著頻率的升高，磁芯的磁導(dǎo)率降低，感抗成分減小，電阻成分增加，這時(shí)磁芯的損耗增加；在低頻段，其阻抗主要由感抗構(gòu)成，磁芯的磁導(dǎo)率較高，電感量較大，此時(shí)磁芯的損耗較小，可以看做是一個(gè)低損耗、高品質(zhì)因素特性的電感，這種電感容易造成諧振，因此在低頻段時(shí)要慎重選用磁珠。第七章高速電路7.5高速電路的PCB設(shè)計(jì)5.1PCB基礎(chǔ)知識(shí)在絕緣材料上，按預(yù)定設(shè)計(jì)制成印制線路、印制元件或者二者組合而成的導(dǎo)電圖形稱為印制電路。而在絕緣基材上提供元器件之間電氣連接的導(dǎo)電圖形稱為印制線路。印制電路或印制線路的成品板稱為印制電路板。PCB是重要的電子部件，是電子元件的支撐體，是電子元器件線路連接的提供者。PCB提供各種電子元器件固定裝配的機(jī)械支撐，實(shí)現(xiàn)各種電子元器件之間的布線和電氣連接或電絕緣，提供電路所要求的電氣特性，同時(shí)為自動(dòng)錫焊提供阻焊圖形，為元器件插裝、貼裝、檢查、維修提供識(shí)別字符和圖形。按照PCB的層數(shù)不同，PCB可分為單面板、雙面板和多層板。單面板是指在最基本的PCB上，零件集中在其中一面，導(dǎo)線則集中在另一面上。雙面板的兩面都有布線，不過要用上兩面的導(dǎo)線，必須要在兩面間有適當(dāng)?shù)碾娐愤B接才行。這種電路間的“橋梁”叫做導(dǎo)孔或過孔。導(dǎo)孔是在PCB上充滿或涂上金屬的小洞，它可以與兩面的導(dǎo)線相連接。因?yàn)殡p面板的面積比單面板大了一倍，因此解決了單面板中因?yàn)椴季€交錯(cuò)的難點(diǎn)，它更適合用在比單面板更復(fù)雜的電路上。多層板是指為了增加可以布線的面積，用上了更多單面或雙面的布線板，通過定位系統(tǒng)及絕緣黏結(jié)材料交替在一起且導(dǎo)電圖形按設(shè)計(jì)要求進(jìn)行互連的印制線路板。第七章高速電路7.5高速電路的PCB設(shè)計(jì)5.2常用PCB設(shè)計(jì)軟件1.Protel目前還在普遍使用的Protel99SE因其簡(jiǎn)單易用的操作方法而在低端市場(chǎng)得到了廣泛應(yīng)用。它主要由以下五個(gè)部分組成：(1)原理圖設(shè)計(jì)系統(tǒng)。它是用于原理圖設(shè)計(jì)的AdvancedSchematic系統(tǒng)。這部分包括用于設(shè)計(jì)原理圖的原理圖編輯器Sch以及用于修改、生成零件的零件庫編輯器SchLib。(2)印制電路板設(shè)計(jì)系統(tǒng)。它是用于電路板設(shè)計(jì)的AdvancedPCB。這部分包括用于設(shè)計(jì)電路板的電路板編輯器PCB以及用于修改、生成零件封裝的零件封裝編輯器PCBLib。(3)信號(hào)模擬仿真系統(tǒng)。它是用于原理圖上進(jìn)行信號(hào)模擬仿真的Spice3f5系統(tǒng)。(4)可編程邏輯設(shè)計(jì)系統(tǒng)。它是基于CUPL的集成于原理圖設(shè)計(jì)系統(tǒng)的PLD設(shè)計(jì)系統(tǒng)。(5)Protel99內(nèi)置編輯器。這部分包括用于顯示、編輯文本的文本編輯器Text和用于顯示、編輯電子表格的電子表格編輯器Spread。2.OrCADOrCAD是世界上使用最廣泛的EDA軟件之一，下面簡(jiǎn)單介紹該軟件的常用模塊及其功能。1)OrCAD/CaptureROrCAD中原理圖輸入工具具有快捷通用的設(shè)計(jì)輸入能力，它提供了設(shè)計(jì)一個(gè)新的電第七章高速電路7.5高速電路的PCB設(shè)計(jì)路原理圖、修改現(xiàn)有PCB的原理圖，以及繪制一個(gè)HDL模塊的方框圖所需要的全部功能，并可以迅速驗(yàn)證設(shè)計(jì)。除了可設(shè)計(jì)模擬電路、數(shù)字電路和數(shù)/?；旌想娐返碾娐吩韴D外，還集成了元器件信息系統(tǒng),以保證對(duì)元器件的高效管理。同時(shí)該軟件的互聯(lián)網(wǎng)組件助手功能可在設(shè)計(jì)電路圖的過程中從互聯(lián)網(wǎng)上的元器件數(shù)據(jù)庫中查閱、調(diào)用上百萬種元器件。2)OrCAD/PSpiceRA/DOrCAD/PSpiceRA/D電路仿真軟件是一個(gè)全功能的模擬與混合信號(hào)仿真器，支持從高頻到低功耗IC設(shè)計(jì)的電路設(shè)計(jì)。PSpice仿真工具已和OrCADCapture及ConceptHDL電路編輯工具整合在一起，讓工程師方便地在單一的環(huán)境里建立設(shè)計(jì)、控制仿真并得到結(jié)果。3)OrCAD/LayoutROrCAD/LayoutR是PCB設(shè)計(jì)軟件，在新版本中為OrCADPCBEditor。可以直接將OrCAD/Capture生成的電路圖通過手工或自動(dòng)布局、布線方式轉(zhuǎn)為PCB設(shè)計(jì)。4)OrCADSPECCTRAOrCADSPECCTRA軟件是市面上最先進(jìn)的自動(dòng)及手動(dòng)布線軟件。它能與OrCADPCBEditor兼容，設(shè)計(jì)者能將電路板甚至是線路圖上所定義的參數(shù)及設(shè)計(jì)規(guī)則傳至SPECCTRA，內(nèi)建的自動(dòng)布線軟件可以同時(shí)對(duì)6個(gè)信號(hào)層布線。第七章高速電路7.5高速電路的PCB設(shè)計(jì)3.ZUKENCR5000ZUKENINC是EDA行業(yè)一家專門從事PCB/MCM/Hybrid和IC封裝設(shè)計(jì)軟件開發(fā)、銷售和提供支持服務(wù)的著名廠商。ZUKENCR5000是一個(gè)功能強(qiáng)大而又直觀的開放式設(shè)計(jì)環(huán)境，它提供無角度超強(qiáng)布線算法、自動(dòng)化的表層過孔生成功能、自動(dòng)化的網(wǎng)狀層面生成功能等，同時(shí)還允許器件封裝設(shè)計(jì)者方便快捷地進(jìn)行芯片的BGA、CSP、MCM等高密度和高精細(xì)復(fù)雜封裝設(shè)計(jì)。ZUKENCR5000BoardDesigner是一款非常強(qiáng)大的電子整機(jī)系統(tǒng)PCB設(shè)計(jì)軟件，也是業(yè)界最強(qiáng)大的PCB自動(dòng)布線系統(tǒng)。4.CadenceAllegro系統(tǒng)互聯(lián)設(shè)計(jì)平臺(tái)CadenceAllegro系統(tǒng)互連設(shè)計(jì)平臺(tái)是一個(gè)從芯片設(shè)計(jì)到封裝設(shè)計(jì)再到板級(jí)設(shè)計(jì)的一體化設(shè)計(jì)平臺(tái)。該平臺(tái)采用協(xié)同設(shè)計(jì)方法，可以幫助工程師迅速優(yōu)化I/O緩沖、IC封裝和PCE之間的互連，能夠有效縮短產(chǎn)品設(shè)計(jì)周期，降低硬件成本。整個(gè)Allegro系統(tǒng)互連設(shè)計(jì)平臺(tái)主要包括PCB專家系統(tǒng)、PCB設(shè)計(jì)工具、FPGA設(shè)計(jì)系統(tǒng)、自動(dòng)布線專家系統(tǒng)、Allegro瀏覽器、高速電路板系統(tǒng)設(shè)計(jì)和分析、高密度IC封裝設(shè)計(jì)和分析以及模擬混合信號(hào)仿真系統(tǒng)等。Allegro工具廣泛應(yīng)用于通信、計(jì)算機(jī)和家電等領(lǐng)域，并成為公司的設(shè)計(jì)標(biāo)準(zhǔn)平臺(tái)。第七章高速電路7.5高速電路的PCB設(shè)計(jì)5.MentorGraphicsPADSMentorGraphics是面向高端PCB設(shè)計(jì)推出的PADS軟件套裝，為高速PCB設(shè)計(jì)提供信號(hào)完整性分析、原理輸入、版圖設(shè)計(jì)、自動(dòng)布線等一整套解決方案。該系列產(chǎn)品包括如下內(nèi)容：（1）HyperLynx:工程化的高速PCB信號(hào)完整性與電磁兼容性分析環(huán)境。（2）PADSLogic:工程化的多層/層次式的原理圖創(chuàng)建環(huán)境。（3）PADSLayout/Router:高效率的布局布線功能，解決復(fù)雜的高速/高密度互連。（4）DxDesigner:功能強(qiáng)大的原理圖創(chuàng)建設(shè)計(jì)數(shù)據(jù)管理環(huán)境。5.3高速電路PCB設(shè)計(jì)原則要使電子電路獲得最佳性能，元器件的布局及導(dǎo)線的布設(shè)很重要。雖然不同功能的電路有不同的設(shè)計(jì)要求，但是為了設(shè)計(jì)高可靠性和高性價(jià)比的PCB，PCB設(shè)計(jì)也有應(yīng)遵循的一般性原則，這些原則簡(jiǎn)單總結(jié)如下。1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時(shí)，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加；尺寸過小時(shí)，則散熱不好，且臨近線條易受干擾。因此，PCB尺寸大小要根據(jù)實(shí)際電路性能要求確定，不能簡(jiǎn)單地根據(jù)元器件數(shù)量和尺寸確定。PCB設(shè)計(jì)開始階段的設(shè)計(jì)步驟：在確定PCB尺寸后，再確定特殊元件的位置；最后，第七章高速電路7.5高速電路的PCB設(shè)計(jì)根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。1.布局首先，要考慮PCB尺寸大小。PCB尺寸過大時(shí)，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加；尺寸過小時(shí)，則散熱不好，且臨近線條易受干擾。因此，PCB尺寸大小要根據(jù)實(shí)際電路性能要求確定，不能簡(jiǎn)單地根據(jù)元器件數(shù)量和尺寸確定。PCB設(shè)計(jì)開始階段的設(shè)計(jì)步驟：在確定PCB尺寸后，再確定特殊元件的位置；最后，根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。確定特殊元件的位置時(shí)要遵循以下原則：（1）盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互之間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應(yīng)盡量遠(yuǎn)離。（2）某些元器件或?qū)Ь€之間可能有較高的電位差，應(yīng)加大它們之間的距離，以免放電引出意外短路。（3）重量超過15g的元器件，應(yīng)當(dāng)用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應(yīng)裝在整機(jī)的機(jī)箱底板上，且應(yīng)考慮散熱問題。熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。（4）對(duì)于電位器、可調(diào)電感線圈、可變電容器、微動(dòng)開關(guān)等可調(diào)元件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求。若是機(jī)內(nèi)調(diào)節(jié)，應(yīng)放在印制板上方便調(diào)節(jié)的地方；若是機(jī)外調(diào)節(jié)，其位第七章高速電路7.5高速電路的PCB設(shè)計(jì)置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)。（5）應(yīng)留出印制板定位孔及固定支架所占用的位置。根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局時(shí)，要符合以下原則：（1）按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。（2）以每個(gè)功能電路的核心元件為中心，圍繞它來進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在PCB上。應(yīng)盡量減少和縮短各元器件之間的引線和連接。（3）在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。2.布線布線應(yīng)遵循以下原則：（1）輸入/輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋耦合。（2）印制板導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的黏附強(qiáng)度和流過它們的電流值決定。印制導(dǎo)線拐彎處一般取圓弧形，直角或夾角在高頻電路中會(huì)影響電氣性能。第七章高速電路7.5高速電路的PCB設(shè)計(jì)3.焊盤焊盤中心孔要比器件引線直徑稍大一點(diǎn)，焊盤太大易形成虛焊。焊盤外徑D一般不小于（d+1.2）mm，其中d為引線孔徑。對(duì)高密度的數(shù)字電路，焊盤最小直徑可?。╠+1.0）mm。4.PCB及電路抗干擾措施PCB的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，這里僅就PCB抗干擾設(shè)計(jì)的幾項(xiàng)常用措施作一些說明。1）電源線設(shè)計(jì)根據(jù)印制電路板電流的大小，盡量加粗電源線寬度，減小環(huán)路電阻。同時(shí)，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。2）地線設(shè)計(jì)在電子產(chǎn)品設(shè)計(jì)中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子產(chǎn)品中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地、數(shù)字地和模擬地等。在地線設(shè)計(jì)中應(yīng)注意以下幾點(diǎn)：（1）正確選擇單點(diǎn)接地與多點(diǎn)接地。在低頻電路中，信號(hào)的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地的方式。第七章高速電路7.5高速電路的PCB設(shè)計(jì)（2）數(shù)字地與模擬地分開。電路板上既有高速邏